半导体装置及半导体装置的制造方法制造方法及图纸

本发明专利技术可使具有WPP技术的再配线的半导体装置的可靠性提高。再配线在半导体 基板1S的面内具有彼此电性分离的本体图案2及虚设图案3。将与多层配线电性连接的 本体图案2及浮动的虚设图案3设置成混合存在于半导体基板1S的面内。半导体基板 1S的面内的本体图案2及虚设图案3合在一起的占有率，即再配线的占有率为35％以上 且60％以下。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置及半导体装置的制造技术，特别涉及在具有WPP(Wafer Process Package,晶片制程封装)技术的再配线的半导体装置中应用而有效的技术。
技术介绍
WPP技术(或者也称为WLP (Wafer Level Package,晶片级封装)技术)是一种使 晶片制程(前工程)与封装制程(后工程) 一体化，并在晶片状态下完成封装的技术， 与针对从半导体晶片上切下的每一半导体芯片而处理封装制程的技术相比，具有可大幅 削减步骤数的优点。在WPP技术的封装制程中，利用电镀法而形成与所述前工程中所 形成的半导体元件电性连接的再配线，并且以表面保护膜来覆盖再配线。另外，在日本专利特开平9-306914号公报(专利文献l)中，揭示有一种技术，将 虚设电镀图案与作为实际的配线的本体图案一起设置在半导体晶片上来作为半导体元 件的配线形成方法。此专利文献1是以稳定地形成均匀的电镀配线来作为半导体元件的 配线为中心，但关于稳定地形成WPP技术的再配线的观点并无记载。专利文献l:日本专利特开平9-306914号公报
技术实现思路
例如，在高速SRAM (Static Random本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于：　包括设置在半导体基板上的多层配线、以覆盖所述多层配线的方式设置在所述半导体基板上的无机类绝缘膜、设置在所述无机类绝缘膜上的第１有机类绝缘膜、设置在所述第１有机类绝缘膜上的再配线、及以覆盖所述再配线的方式设 置在所述第１有机类绝缘膜上的第２有机类绝缘膜，　所述再配线在所述半导体基板的面内具有彼此电性分离的第１图案及第２图案，在所述多层配线的最上配线的一部分上且在所述无机类绝缘膜及所述第１有机类绝缘膜上所设置的第１开口部中，所述第１图案与所 述多层配线电性连接，所述第２图案与所述多层配线电性分离；在所述第１图案的一部分上且在所述第２有机类绝缘膜上所...

【技术特征摘要】
2008.2.14 JP 2008-0330121. 一种半导体装置，其特征在于包括设置在半导体基板上的多层配线、以覆盖所述多层配线的方式设置在所述半导体基板上的无机类绝缘膜、设置在所述无机类绝缘膜上的第1有机类绝缘膜、设置在所述第1有机类绝缘膜上的再配线、及以覆盖所述再配线的方式设置在所述第1有机类绝缘膜上的第2有机类绝缘膜，所述再配线在所述半导体基板的面内具有彼此电性分离的第1图案及第2图案，在所述多层配线的最上配线的一部分上且在所述无机类绝缘膜及所述第1有机类绝缘膜上所设置的第1开口部中，所述第1图案与所述多层配线电性连接，所述第2图案与所述多层配线电性分离；在所述第1图案的一部分上且在所述第2有机类绝缘膜上所设置的第2开口部中，所述第1图案的一部分露出，所述第1图案与所述第2图案设置成混合存在于所述半导体基板的面内。2. 根据权利要求1所述的半导体装置，其特征在于.-在所述第1图案的一部分上，设置有与所述第1图案电性连接的凸块电极。3. 根据权利要求1所述的半导体装置，其特征在于所述半导体基板构成在面内具有第1区域及其周围的第2区域的半导体芯片， 所述第1图案设置在所述第2区域上，所述第2图案设置在所述第1区域及所述第 2区域上。4. 、根据权利要求l所述的半导体装置，其特征在于所述第2图案的平面形状为圆形状或者所有的角为钝角的多角形状。5. 根据权利要求1所述的半导体装置，其特征在于.-所述第2图案的加工尺寸为所述第1图案的加工尺寸以下。6. 根据权利要求1所述的半导体装置，其特征在于所述再配线在所述半导体基板的面内的占有率为35%以上。7. 根据权利要求1所述的半导体装置，其特征在于所述再配线在所述半导体基板的面内的占有率为60%以下。8. —种半导体装置的制造方法，其特征在于包括以下步骤(a) 在半导体基板上形成多层配线之后，以覆盖所述多层配线的方式在所述 半导体基板上形成第1绝缘膜；(b) 在所述第1绝缘膜上形成第2绝缘膜；(c) 在所述多层配线的最上配线的一部分上的所述第1绝缘膜及所述第2绝 缘膜上，形成使所述最上配线的一部分露出的第1开口部；(d) 使用电解电镀法，以埋入到所述第1开口部的内部的方式在所述第2绝 缘膜上形...

【专利技术属性】
技术研发人员：小出优树，南正隆，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP