形成穿透硅通孔的结构和工艺制造技术

本发明专利技术为形成穿透硅通孔的结构和工艺。一种集成电路结构，包括：半导体衬底；在所述半导体衬底之上的互连结构，其中所述互连结构包括顶层金属化层间电介质（ＩＭＤ）；穿透所述互连结构至所述半导体衬底内的开口；所述开口内的导体；具有相互物理连接的垂直部分和水平部分的隔离层。所述垂直部分在所述开口的侧壁上。所述水平部分直接覆盖在所述互连结构之上。所述集成电路结构不具有垂直位于所述顶层ＩＭＤ和所述隔离层的水平部分之间的钝化层。

【技术实现步骤摘要】

本专利技术总地涉及集成电路，具体地说涉及穿透硅通孔的结构和制造方法。
技术介绍
自专利技术集成电路以来，各种电子元件(例如晶体管、二极管、电阻、电容等)集成密度的不断改进使得半导体工业持续快速地增长。这种集成密度的改进主要来源于最小特征尺寸的不断缩小，从而能够将更多的元件集成到给定的芯片区域中。这些集成改进基本上都是基于二维(2D)的，其中集成元件占用的空间基本都在半导体晶片的表面上。尽管光刻技术的重大进步已极大地改进了二维集成电路的制造，但是对于在二维上所能达到的密度仍然存在着物理限制。制造这些元件所需要的最小尺寸就是这些限制中的一种。而且，当在一个芯片中放置更多的器件时，也需要更复杂的设计。随着器件数量的增加，器件之间互连的数目和长度也在显著增加，从而导致了另外的限制。当互连的数目和长度增加时，电路RC延迟和功耗也都会增力口。通常采用三维集成电路(3DIC)和堆叠管芯以解决上述限制。在3DIC和堆叠管芯中通常会使用穿透硅通孔(TSV)来连接管芯。在该方法中，通过TSV可将一个管芯上的集成电路连接到该管芯的背面。另外，利用TSV提供的短的接地通路也可将集成电路中的电源地连接到管芯的背面，该管芯的背面通常覆盖有一层接地的铝膜。图1示出了一种传统的集成电路结构，该结构包括半导体芯片IOO和形成于其中的TSV112。半导体芯片100包括衬底110,在衬底110上形成集成电路(未示出)。在衬底110之上形成有互连结构116，其包括多层具有金属连线的金属化层及在电介质层(通常称为金属层间电介质)中形成的通孔(未示出)。在顶层金属化层之上形成钝化层118 (通常称为钝化-l )。铝焊盘122在钝化层118上形成，且与互连结构116内金属连线连接。在钝化层118之上形成钝化层120 (通常称为钝化-2)。在钝化层120内形成开口以露出铝焊盘122。TSV112通过铜线124与铝焊盘122电连接。形成隔离层126以使TSV112和衬底110隔离，其中，隔离层126在钝化层120的顶部表面之上延伸。通过这个结构，使TSV112与半导体芯片100中的集成电路电连接。图1所示的结构存在缺陷。钝化层118和120的形成继承了过去的工艺。钝化层118、 120以及隔离层126的堆叠不仅伴随着更加复杂的制造工艺，而且铝焊盘122的电阻以及铝焊盘122与它的邻接金属部件之间的接触电阻会进一步引起RC延迟的增加。另外，由于铝焊盘122和覆盖在铝焊盘122上的铜线124在两者接触面上的材料不同，因而可能会导致分层。因此，需要新的TSV形成工艺以在不增加制造成本的条件下形成更可靠的TSV结构。
技术实现思路
根据本专利技术的一个方面， 一种集成电路结构包括半导体衬底；在所述半导体衬底上的互连结构，其中所述互连结构包括顶层金属层间电介质(IMD);穿透所述互连结构至所述半导体衬底内的开口；所述开口中的导体；以及具有相互物理连接的垂直部分和水平部分的隔离层。所述垂直部分在所述开口的侧壁上。所述水平部分直接覆盖在所述互连结构之上。所述集成电路结构不具有垂直位于所述顶层IMD和所述隔离层的水平部分之间的钝化层。根据本专利技术的另一个方面， 一种集成电路结构包括半导体衬底；在半导体衬底上的互连结构，其中所述互连结构包括顶层IMD;位于顶层IMD内的顶层金属焊盘，且其具有与所述顶层IMD的顶部表面基本保持水平的顶部表面；延伸到所述互连结构和所述半导体衬底内的开口；所述开口内的TSV;具有相互物理连接的垂直部分和水平部分的隔离层。所述垂直部分在所述开口的侧壁上。所述水平部分在所述顶层IMD上延伸并且包括使所述顶层金属焊盘暴露的开口。所述集成电路结构还包括连续金属部件，其包括延伸到所述开口内以形成导体的垂直部分，以及连接所述导体和所述顶层金属焊盘的水平部根据本专利技术的又一个方面， 一种集成电路结构包括半导体衬底；在所述半导体衬底上的互连结构，其中所述互连结构包括顶层IMD;所述顶层IMD之上的顶层金属焊盘；延伸至所述互连结构和所述半导体衬底内的开口；所述开口内的导体；具有相互物理连接的垂直部分和水平部分的隔离层。所述顶层金属焊盘至少具有在所述隔离层中水平部分中的较低部分。所述水平部分在所述顶层金属焊盘的侧壁和边界部分上延伸。所述集成电路结构还包括连续金属部件，所述连续金属部件包括延伸至所述开口内以形成所述导体的垂直部分，以及连接所述导体和所述顶层金属焊盘的水平部分。根据本专利技术的又一个方面， 一种集成电路结构的形成方法包括制备晶圆。所述晶圆包括半导体衬底；所述半导体衬底上的互连结构。所述互连结构包括顶层IMD。所述方法还包括形成延伸至所述互连结构和所述半导体衬底内的开口；形成具有相互物理连接的垂直部分和水平部分的隔离层，其中所述垂直部分在所述开口的侧壁上，且在所述顶层IMD和所述隔离层的水平部分之间没有形成垂直的钝化层；填充所述开口以形成导体；继续形成所述导体的步骤以在所述导体之上形成水平金属连线。根据本专利技术的又一个方面， 一种集成电路结构的形成方法包括制备晶圆。所述晶圆包括半导体衬底；在半导体衬底之上的互连结构，其中所述互连结构包括顶层IMD;在所述顶层IMD内的顶层金属焊盘，其中所述顶层金属焊盘的顶部表面基本与所述顶层IMD的顶部表面保持水平。所述方法还包的开口；在所述顶层IMD之上覆盖形成隔离层，并延伸至所述开口内；在所述隔离层内形成开口以暴露所述顶层金属焊盘；填充所述开口以形成导体；继续形成所述导体的步骤以形成位于所述导体之上的水平金属连线，其中所述水平金属连线延伸至所述隔离层的所述开口内。根据本专利技术的又一个方面， 一种集成电路结构的形成方法包括制备晶圓。所述晶圓包括半导体衬底；在半导体衬底上的互连结构，其中所述互连结构包括顶层IMD。所述方法还包括在所述顶层IMD之上形成顶层金属焊在所述顶层IMD之上覆盖形成隔离层，并延伸至所述开口内，其中所述隔离7层在所述顶层金属焊盘的侧壁和部分顶部表面上延伸；在所述隔离层内形成开口以至少暴露所述顶层金属焊盘的顶部表面的一部分；填充所述开口以形成导体；继续形成所述导体的步骤以形成位于所述导体之上的水平金属连线，其中所述水平金属连线延伸至所述隔离层的所述开口内。附图说明参考后面结合附图所做的描述可以更完整的理解本专利技术及其优点，其中图1示出了一种传统的背端结构，其中穿透硅通孔(TSV)连接到钝化层中的铝焊盘上；图2-10示出了本专利技术实施例制造过程中中间阶段的剖面图；和图11示出了第一管芯堆叠在第二管芯上的示意图，其中TSV用于使所述第 一管芯和所述第二管芯互连。具体实施例方式下面将对当前优选实施例的制造和使用进行详细描述。然而，应当注意到本专利技术提出了许多可应用的专利技术思想，这些专利技术思想可以在广泛的多种具体环境中实现。所论述的具体实施例仅仅是为了说明制造和利用本专利技术，但并不是对本专利技术的范围进行限制。本申请提出了一种新型的集成电路结构及其形成方法，该集成电路结构包括穿透硅通孔(TSV，也称晶片穿孔，或TWV)。制造本专利技术实施例的中间过程由图示示出。接着对实施例的各种变化进行讨论。在本专利技术所有实施例的不同视图和图示中，相同的序号用于标识相同的元件。参考图2，制备晶圓2，其包括衬底10。虽然可以包括其它的半导体材料如III族、本文档来自技高网...

【技术保护点】
一种集成电路结构，包括：　半导体衬底；　位于所述半导体衬底之上的互连结构，其中所述互连结构包括顶层金属层间电介质（ＩＭＤ）；　穿透所述互连结构至所述半导体衬底内的开口；　所述开口中的导体；以及　隔离层，其具有相 互物理连接的垂直部分和水平部分，其中，所述垂直部分在所述开口的侧壁上，所述水平部分直接覆盖在所述互连结构之上，其中所述集成电路结构不含有垂直位于所述顶层ＩＭＤ和所述隔离层的水平部分之间的钝化层。

【技术特征摘要】
US 2007-12-21 61/016,220;US 2008-5-14 12/152,3811.一种集成电路结构，包括半导体衬底；位于所述半导体衬底之上的互连结构，其中所述互连结构包括顶层金属层间电介质(IMD)；穿透所述互连结构至所述半导体衬底内的开口；所述开口中的导体；以及隔离层，其具有相互物理连接的垂直部分和水平部分，其中，所述垂直部分在所述开口的侧壁上，所述水平部分直接覆盖在所述互连结构之上，其中所述集成电路结构不含有垂直位于所述顶层IMD和所述隔离层的水平部分之间的钝化层。2. 如权利要求1所述的集成电路结构，还包括不低于所述顶层IMD的顶 层金属焊盘，其中所述顶层金属焊盘与覆在所述导体上的金属连线相连，其中 所述金属连线与所述导体包含相同的材料，并形成连续的区域。3. 如权利要求2所述的集成电路结构，其中，所述顶层金属焊盘位于所 述顶层IMD之上，不具有垂直位于所述顶层IMD和所述顶层金属焊盘之间的4. 如权利要求3所述的集成电路结构，其中，所述隔离层直接在所述顶 层金属焊盘的边界部分上延伸。5. 如权利要求2所述的集成电路结构，其中，所述顶层金属焊盘位于所 述顶层IMD内，且其中所述金属连线通过所述隔离层内另外的开口向下延伸 以与所述顶层金属焊盘接触。6. 如权利要求5所述集成电路结构，其中，所述顶层金属焊盘包含铜。7. 如权利要求1所述集成电路结构，其中，所述集成电路结构不含有位 于所述顶层IMD和所述隔离层的水平部分之间的氮化硅。8. 如权利要求1所述的集成电路结构，其中，所述隔离层包含从基本上 由氧化层、氮化层以及包括氮化子层和氧化子层的复合层组成的集合中选取的 层。9. 如权利要求1所述的集成电路结构，其中，所述顶层IMD包含从基本 上由未掺杂的硅玻璃、掺杂氟的硅玻璃...

【专利技术属性】
技术研发人员：郭正铮，卿恺明，陈承先，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]