半导体装置的制造方法及半导体装置制造方法及图纸

本发明专利技术涉及半导体装置的制造方法及半导体装置，提供一种在利用引线接合进行安装的芯片和利用凸块电极进行安装的芯片中能够将制造步骤共用化的技术。不管是在芯片１通过凸块电极来进行与外部的电性连接的情况下，还是在芯片１通过接合线来进行与外部的电性连接的情况下，均在１条最上层的配线７上设置凸块连接部１５及接合垫１６这两者。在使用凸块电极的情况下，在凸块连接部１５上的绝缘膜上设置开口部，并用绝缘膜覆盖接合垫１６上。另一方面，在使用接合线的情况下，在接合垫１６上的绝缘膜设置开口部，并用绝缘膜覆盖凸块连接部１５上。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置的制造技术及半导体装置，尤其涉及一种适用于形成与 半导体芯片外部的电性连接构造的有效技术。
技术介绍
在构筑球栅阵列构造的LSI时，可考虑采用BGA (Ball Grid Array)型、使用再配 线构造的CSP、或者凸块电极构造的形态。BGA型中，需要作为封装的引线接合，而再配线构造中，需要在半导体芯片的钝化 膜上进行再配线。所述的封装、再配线连接于LSI芯片的IO区域中所设的焊垫。与此相对，凸块电极构造是在LSI芯片内的最上层金属配线层中，进行向构成凸块 电极的焊锡球的连接，所以电源配线及GND配线不经由IO单元而是直接连接于下层配 线层，成为不具有焊垫的构造。因此，如上所述，BGA型及再配线构造与凸块电极构造的布局构造不同，所以当考 虑在同一 LSI中使上述两种封装形态混合存在时，必须分别另行制作用于在最上层配线 上开口的专用遮罩。在日本专利特开2003 —273154号公报(专利文献l)中揭示了一种技术，在半导体 芯片区域的主动元件面的四角附近，形成具备引线接合用焊垫区域及再配线用焊垫区域 这两者的金属配线层，进而用钝化膜覆盖在该金属配线层上，再本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于包括以下步骤：　（ａ）在通过分割区域而划分成多个芯片区域的半导体基板上，在所述多个芯片区域的各区域中形成集成电路；（ｂ）在所述多个芯片区域的各区域内，在所述集成电路的上层形成第１配线，该第１配线从第 １电路区域延伸到第２电路区域，并与所述集成电路电性连接；（ｃ）将所述第１电路区域的所述第１配线的一部分规定为第１焊垫，将所述第２电路区域的所述第１配线的一部分规定为第２焊垫；（ｄ）在所述第１配线的存在下，于所述半导体基板上形成保护膜；（ｅ）在所述第１焊垫上的所述保护膜上或所述第２焊垫上的所述保护膜上形成开口部；（ｆ）沿着所述分割区域切断所述半导体基板，...

【技术特征摘要】
JP 2008-2-25 2008-0426951. 一种半导体装置的制造方法，其特征在于包括以下步骤(a)在通过分割区域而划分成多个芯片区域的半导体基板上，在所述多个芯片区域的各区域中形成集成电路；(b)在所述多个芯片区域的各区域内，在所述集成电路的上层形成第1配线，该第1配线从第1电路区域延伸到第2电路区域，并与所述集成电路电性连接；(c)将所述第1电路区域的所述第1配线的一部分规定为第1焊垫，将所述第2电路区域的所述第1配线的一部分规定为第2焊垫；(d)在所述第1配线的存在下，于所述半导体基板上形成保护膜；(e)在所述第1焊垫上的所述保护膜上或所述第2焊垫上的所述保护膜上形成开口部；(f)沿着所述分割区域切断所述半导体基板，分割成各个半导体芯片；(g)将所述半导体芯片分别安装到安装基板上，并经由接合线或凸块电极而将所述半导体芯片分别与所述安装基板电性连接；且，当在所述(g)步骤中经由所述接合线而将所述半导体芯片分别与所述安装基板电性连接时，在所述(e)步骤中所述开口部是形成于所述第1焊垫上的所述保护膜上，而在所述(g)步骤中于所述开口部下将所述接合线连接于所述第1焊垫，当在所述(g)步骤中经由所述凸块电极而将所述半导体芯片分别与所述安装基板电性连接时，在所述(e)步骤中所述开口部形成于所述第2焊垫上的所述保护膜上，进而在所述第2焊垫上形成所述凸块电极，该凸块电极在所述开口部下与所述第2焊垫连接。2. 根据权利要求l所述的半导体装置的制造方法，其特征在于，所述第1配线与电源电位或基准电位电性连接，所述半导体芯片各自经由所述凸块电极而与所述安装基板电性连接，所述(b)步骤中，在形成有所述第1配线的第1配线层中，形成多条第2配线，所述多条第2配线与所述第1配线电性连接，且相互平行地延伸， 所述(c)步骤中，将所述第2配线的一部分规定为第3焊垫， 所述(e)步骤中，在所述第3焊垫上的所述保护膜上形成所述开口部，进而在所述第3焊垫上形成所述凸块电极，该凸块电极在所述开口部下与所述第3焊垫连接。3. 根据权利要求2所述的半导体装置的制造方法，其特征在于，所述(a)步骤中，在比所述第1配线层更下层的第2配线层中形成多条第3 配线，所述多条第3配线与所述第1配线及所述第2配线电性连接，且相互平行地 延伸，所述多条第2配线及所述多条第3配线形成于包含所述半导体芯片的中央的所 述第2电路区域中。4. 根据权利要求l所述的半导体装置的制造方法，其特征在于，所述半导体芯片各自经由所述凸块电极而与所述安装基板电性连接， 在所述半导体芯片内，将所述第2电路区域配置在所述第1电路区域与第3电 路区域之间，所述第1电路区域相对靠近所述半导体芯片的外周，所述第3电路区 域比所述第1电路区域及所述第2电路区域更处在所述半导体芯片的内侧。5. 根据权利要求1所述的半导体装置的制造方法，其特征在于，所述半导体芯片各自经由所述凸块电极而与所述安装基板电性连接， 将包含输入输出电路的所述第1电路区域沿着所述半导体芯片的外周而配置 多个，将所述第2电路区域配置在所述第1电路区域间。6. 根据权利要求5所述的半导体装置的制造方法，其特征在于，在所述凸块电极下的所述第2电路区域上形成第1电路，所述第1电路包含數 字類电路或ESD应对用半导体元件。7. 根据权利要求5所述的半导体装置的制造方法，其特征在于，将所述第2电路区域配置在所述第1电路区域与比所述第1电路区域及所述第 2电路区域更靠近所述半导体芯片中心的第3电路区域之间，以所述凸块电极中，所述第1电路区域间的所述第2电路区域上的1个或相邻 的2个所述凸块电极，和所述第1电路区域与所述第3电路区域之间的所述第2电 路区域上的l个或相邻的2个所述凸块电极成为正三角形的各顶点的方式配置所述 凸块电极。8. 根据权利要求l所述的半导体装置的制造方法，其特征在于，所述第l焊垫的数量比所述第2焊垫的数量多。9. 根据权利要求8所述的半导体装置的制造方法，其特征在于，在所述(b)步骤中，形成多条所述第l配线， 所述多条所述第l配线的一部分成为与存储器芯片之间的接口， 当在所述安装基板上安装所述存储器芯片时，在所述(g)步骤中，...

【专利技术属性】
技术研发人员：伊藤仁一，中村哲治，永长贵光，冈村尚，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]