本发明专利技术公开了一种半导体元件、背光模块装置及照明装置。该半导体元
件包含有半导体叠层、电极、与一利用纳米压印技术所形成的导电结构形成
于电极与半导体叠层之间，使电流可以透过电极与导电结构，均匀的分散至
半导体叠层之中。上述的导电结构具有顶部宽度、底部宽度与高度，且其顶
部宽度小于底部宽度或其高度大于底部宽度。
【技术实现步骤摘要】
本专利技术涉及一半导体元件，尤其是一种具有导电点结构或导电线结构的 发光二极管元件。
技术介绍
发光二极管是半导体元件中一种被广泛使用的光源。相较于传统的白炽 灯泡或焚光灯管，发光二极管具有省电及使用寿命较长的特性，因此逐渐取 代传统光源，而应用于各种领域，如交通信号标志、背光模块、路灯照明、 医疗设备等产业。随着发光二极管光源的应用与发展对于亮度的需求越来越 高，如何增加其发光效率以提高其亮度，便成为产业界所共同努力的重要方 向。其中，一个有效增加发光二极管元件的功率及光通量的方法为增加管芯 的表面积。然而当管芯变大，电流无法从接触电极均匀分散至发光层，若此 时接触电极也随着变大以使电流均匀分散，则会产生遮光效应而减少出光面 积，以上情形均造成发光二极管的发光效率无法提升。因此如何在不改变接 触电极面积之前提下，而能将电流均匀地分散至发光层，提高发光二极管的 发光效率，是一个尚待克服的问题。已知作法是利用半透明的电5克分散层(semi-transparent current spreading layer)形成于p型半导体层之上，以达成电流分散的功效。电流分散层通常 越薄越好，以降低吸光效应，可是电流分散层越薄，却有薄层电阻(sheet resistance)越大的问题。
技术实现思路
本专利技术提供一种半导体元件，包含利用纳米压印技术于电极与半导体叠 层之间形成导电结构，使得电流可以透过上述导电结构的设计，经由电极均 匀分散至半导体叠层。上述导电结构可以是导电点结构或导电线结构的型 式，其底部宽度与顶部宽度具有特定比例，或其高度大于其任一宽度，或其任一宽度小于半导体元件的发光波长。更可以进一步于半导体叠层的表面形 成粗化结构或周期性凹凸结构。本专利技术更提供一种半导体元件，其结构由上而下依序包含电极、透明 电极、导电结构及半导体叠层；或电极、第一透明电极、导电结构、第二透 明电极及半导体叠层；或电极、导电结构及半导体叠层。本专利技术再提供一种半导体元件，在位于电极与半导体叠层之间的导电结 构的侧壁，形成保护层，以加强导电结构的底部支撑力，解决当导电结构的 高度与宽度的比值变大或半导体叠层具有粗糙表面时，导电结构容易倾倒的 问题。或者，也可以利用导电结构作为掩模，进行蚀刻，使半导体发光叠层 形成多个沟道后，填入绝缘保护层，以简化工艺所需的掩模数量，降低成本。本专利技术也提供一种半导体元件，包含半导体叠层，具有第一半导体层、 有源层与第二半导体层；以及导电结构，形成于第一半导体层或第二半导体层之中。透过上述各种导电结构的设计，可以使电流经由电极，均匀的分散至半 导体叠层，使发光效率提高。附图说明图1A为本专利技术第一实施例的第一步骤。 图1B为本专利技术第一实施例的第二步骤。 图1C为本专利技术第一实施例的第三步骤。 图1D为本专利技术第一实施例的第四步骤。 图1E为本专利技术第一实施例的第五步骤。 图1F为本专利技术第一实施例的第六步骤。 图1G为本专利技术第一实施例的结构剖面图。 图1H为本专利技术第一实施例的上方透视图。 图2A为本专利技术第二实施例的结构图。 图2B为本专利技术第二实施例的上方透视图。 图3A为本专利技术第三实施例的结构图。 图3B为本专利技术第四实施例的结构图。 图3C为本专利技术第五实施例的结构图。 图3D为本专利技术第六实施例的结构图。图4A为本专利技术第七实施例的结构图。图4B为本专利技术第八实施例的结构图。图5为本专利技术第九实施例的结构图。图6为本专利技术第十实施例的结构图。图7为本专利技术的背光模块装置。图8为本专利技术的照明装置。图9为本专利技术的导电点结构的SEM照片。图IO为本专利技术的导电线结构的SEM照片。附图标记i兌明101暂时基板102光致抗蚀剂层103压印模板104图案化光致抗蚀剂层105成型光致抗蚀剂层111基板112第一半导体层113有源层114第二半导体层115导电点结构116透明导电层117第一电极118第二电极121导电线结构122沟槽131粗糙化结构132周期性凹凸结构141第一透明导电层142第二透明导电层151保护层161绝缘保护层162透明导电层710光源装置711半导体元件720光学装置730电源供应系统810光源装置820电源供应系统811半导体元件830控制元件具体实施例方式本专利技术利用纳米压印技术，在半导体元件的电极与半导体叠层间形成导 电结构，例如为许多导电点或导电线结构，使电流可以从电极经由导电点或 导电线等结构设计，均匀分散至半导体叠层。由于纳米压印技术所形成的导 电结构宽度相当细小，甚至小于半导体元件的发光波长，所以并不会产生明 显的遮光现象，而可以有效提升半导体元件的发光效率。上述的结构，并不局限于任何特定半导体元件，例如可以是发光元件、太阳能光电元件或二极 管元件等。基于上述的专利技术特征提出各种不同的实施例，如下所述。图1A 1G是本专利技术第一实施例的工艺步骤示意图。如图1A所示，于暂 时基板101上形成光致抗蚀剂层102;另制备具有纳米结构的压印模板103。 然后，进行如图1B所示的纳米压印步骤，将原本压印模板103的纳米结构， 压印至光致抗蚀剂层102，而形成具有梯型形状的图案化光致抗蚀剂层104。 再者，更于基板111上形成半导体叠层，包含第一半导体层112、有源层113 与第二半导体层114,并将第二工艺步骤所形成的具有梯型形状的图案化光 致抗蚀剂层104,连结于第二半导体层114之上，如图1C所示。接着利用 剥离方法，将暂时基板101移除，如图1D所示。然后再利用氧等离子体(02 Plasma)对图案化光致抗蚀剂层104的表面进行蚀刻以移除部分光致抗蚀剂 层，形成如图1E所示的倒梯形的成型光致抗蚀剂层105。接着，如图1F所 示以賊射(Sputtering)法或电子束沉积(E-beam)法，填入导电材料于成型光致 抗蚀剂层105的空隙，再用剥离法将成型光致抗蚀剂层105移除，便可以获 得多个上尖下宽而接近三角形的导电点结构115，其实际形状如图9的扫描 电子显微镜(SEM)照片所示。上述的导电点结构115具有与第二半导体层 114所接触的底部宽度W1、顶部宽度W2位于底部宽度Wl的相对侧、以及 高度H为底部宽度Wl与顶部宽度W2之间的距离；其中底部宽度Wl小于 5|_im，较佳为介于0.1^im 3^im之间。再者，顶部宽度W2小于底部宽度Wl 的0.7倍，较佳为小于底部宽度Wl的0.35倍或是接近于三角形的结构。另 一方面，其高度H则大于底部宽度Wl,较佳为底部宽度W1的1.5倍以上。 再者，本实施例的底部宽度W1与顶部宽度W2更可以是小于半导体元件的 发光波长，且其高度H大于50iam。最后，在导电点结构115上方形成透明导电层116,并分别于透明导电 层116的上方形成第一电极117，以及于基板111下方形成第二电极118, 如图1G所示，即完成本实施例的具有多个可将电流均匀分散的导电点结构 的半导体元件。透过上述的半导体元件结构设计，可以使电流从第一电极117，经透明导电层116做横向传导，再透过导电点结构115使电流均匀分 散开来并往下传导至半导体叠层，不让电流只集中在第一电极117的下方区 域。而图1H为本实施例图1G的上方透^L图，显示导电点结构115为点状 均匀地分散在半导体元件之中。本文档来自技高网...
【技术保护点】
一种半导体元件，包含： 半导体叠层；以及 导电结构，形成于该半导体叠层之上，且具有与该半导体叠层接触的底部宽度，位于该底部宽度的相对侧的顶部宽度，以及一高度为该底部宽度与该顶部宽度的距离，其中该顶部宽度与该底部宽度的比值小于０． ７，且较佳为小于０．３５。
【技术特征摘要】
【专利技术属性】
技术研发人员：姚久琳，陈泽澎，谢明勋，
申请(专利权)人：晶元光电股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。