非易失性存储器及其制造方法技术

本发明专利技术公开了一种非易失性存储器，包括基底、多个掺杂区、第一栅极、导体层、第一接触窗插塞以及介电层。掺杂区配置于该基底中。第一栅极配置于相邻两掺杂区之间的基底上。导体层配置于第一栅极的上方。第一接触窗插塞配置于第一栅极与导体层之间。介电层配置于第一栅极与第一接触窗插塞之间。

Nonvolatile memory and method of manufacturing the same

A nonvolatile memory includes a substrate, a plurality of doped regions, a first gate, a conductor layer, a first contact window, a plug, and a dielectric layer. The doped region is disposed in the substrate. The first gate is disposed on the substrate between the adjacent two doped regions. The conductor layer is disposed above the first gate. The first contact window plug is disposed between the first gate and the conductor layer. The dielectric layer is disposed between the first gate and the first contact window plug.

【技术实现步骤摘要】

本专利技术是有关于一种半导体组件及其制造方法，且特别是有关于一种。
技术介绍
非易失性存储器组件因具有可重复进行数据存入、读取及擦除等动作的特性，以及存入的数据在断电后仍续存的优点，因此其已成为为个人计算机和电子设备所广泛采用的一种存储器组件。非易失性存储器可以细分为可编程只读存储器(programmable read-only memory, PROM)、可擦除可编程只读存储器(erasableprogrammable ROM, EPR0M)、电子式可擦除可编程只读存储器(electricallyerasable programmable ROM, EEPR0M)、掩膜式只读存储器(mask ROM)、单次可编程只读存储器(one-time programmable read-only memory, OTPROM)等。一般而言，栅极的耦合率是决定存储器组件操作效能的重要参数之一。当耦合率愈大时，其操作所需的工作电压将愈低，而存储器组件的操作速度与效率也会随之提升。因此，增加栅极的等效电容接触面积，将有助于提升耦合率。然而，在集成电路设计持续追求高积集度的趋势下，存储器组件的每一本文档来自技高网...

【技术保护点】
一种非易失性存储器，包括：　一基底；　多个掺杂区，配置于该基底中；　一第一栅极，配置于相邻两掺杂区之间的该基底上；　一导体层，配置于该第一栅极的上方；　一第一接触窗插塞，配置于该第一栅极与该导体层之间；以及　 　一介电层，配置于该第一栅极与该第一接触窗插塞之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：李秋德，
申请(专利权)人：和舰科技苏州有限公司，
类型：发明
国别省市：32[中国|江苏]