一种提高晶体管性能的方法技术

本发明专利技术公开一种提高晶体管性能的方法，该方法通过采用一电流源对晶体管进行恒定电流基极偏置，并通过改善偏置条件获得合适的基极恒定电流，以使该晶体管获得较大的ＶＡ，本发明专利技术可以不影响晶体管的放大系数而使晶体管获得较大的ＶＡ，改善了晶体管的性能。

A method for improving the performance of transistors

The invention discloses a method for improving the performance of transistor, the method by using a current source of constant current of the base bias of the transistor, and the base of constant current right by improving the bias conditions, so that the larger VA transistor, the invention can not affect the transistor amplification coefficient of the transistor gain larger VA to improve the performance of the transistor.

【技术实现步骤摘要】

本专利技术是关于，特别是关于一种通过调整偏置状况来提高晶体管性能的方法。
技术介绍
随着半导体技术的发展，人们对电子产品的性能要求也越来越高，这就对相应电 路设计的性能要求也越来越高。 输出电导g。是电路设计的一个重要参数，一般用欧拉电压VA来表征器件的输出 电导，早期模型中，只考虑基极宽度调制效应，欧拉电压VA，和输出电导g。的关系可以简单描述为g。 =^-唭中Ic表示三极管集电极电流。欧拉电压VA目越大，输出电导g。越小，表示晶体管的带负载性能越好，因此如何获得较大欧拉电压VA以使晶体管保持良好 的性能一直是电路设计者们追逐的目标。 现有技术中，通常采用更改双极晶体管物理尺寸或掺杂浓度来获得较大的VA，然 而，由于半导体器件的物理特性，尤其以双极晶体管为例，PXVA是一个常数，这里13指 的是双极晶体管电流放大系数，此时，若单纯通过改变双极晶体管的物理特性，如尺寸或掺 杂，获得较大VA，必然会降低双极晶体管的电流放大系数13 ，这导致电路放大能力的损失， 并不符合改善电路整体性能的初衷，这种牺牲电流放大系数来获得较大的VA在电路设计 不能根本改善电路性能。 综上所述，可知现有晶体管技术中长期以来一直存在采用更改晶体管物理尺寸或 掺杂浓度来获得较大VA容易损失电路放大能力的问题，因此有必要提出改进的技术手段， 来解决此一问题。
技术实现思路
为克服上述现有技术的种种缺点，本专利技术的主要目的在于提供一种提高晶体管性 能的方法，以避免电路设计时提高了 VA而降低了放大系数，提高晶体管的性能。 为达上述及其它目的，，包括如下步骤 选择一电流源； 利用该电流源对该晶体管进行基极偏置； 调整该电流源使该晶体管基极产生一中等恒定基极偏置电流。 承上所述，该中等基极偏置电流的大小至少使得该晶体管自热效应产生的VA—SH小于0。 该中等基极偏置电流的大小使得该晶体管自热效应产生的欧拉电压VA—SH与基极 宽度调制产生的欧拉电压VA—腿符合|VA—SH|《|VA—腿|。 该中等基极偏置电流的大小使得该晶体管自热效应产生的欧拉电压VA—SH与基极 宽度调制产生的欧拉电压VA—BWM符合VA—BWM+VA—SH趋近于0。 该晶体管为双极晶体管。 与现有采用的改善晶体管性能的技术相比，本专利技术通过对晶体管采用恒定电流基极偏置，改善偏置条件以产生一中等恒定偏置电流获得较大VA，由于本专利技术是通过改善偏置条件而不是通过改变晶体管物理尺寸或掺杂浓度来获得大的VA，因而不会影响电路的放大系数，但确实提高了晶体管的性能。附图说明 图1为一 NPN型双极晶体管的简单结构图； 图2a及图2b分别为恒定电压偏置以及恒定电流偏置时集电极电流Ic与CE结电压Vce的关系曲线图； 图3a及图3b分别为双极晶体管恒定电压偏置及恒定电流偏置时的输出特性示意图； 图4a及图4b分别为为考虑自热效应时采用恒定电压偏置和恒定电流偏置时的集电极电流Ic和CE结电压Vce的关系曲线图； 图5a_图5d分别为考虑自热效应时在不同基极偏置电压下的晶体管输出特性曲线示意图； 图6a、图6b、图6c以及图6d分别为图5a_图5d中不同Vbe对应的欧拉电压示意图； 图7为恒定小电流偏置时自热效应对欧拉电压VA的影响的关系示意 图8为中等恒定电流偏置时自热效应对欧拉电压VA的影响的关系示意 图9为恒定大电流偏置时自热效应对欧拉电压VA的影响的关系示意 图10a为对两个SOI中的双极晶体管采用恒定电流流偏置的VA-Ib曲线 图10b为恒定电流偏置时的归一化Ic-Vce曲线 图11为本专利技术的流程图。具体实施例方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点与功效。本专利技术亦可通过其他不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。 对于晶体管，特别是双极晶体管，欧拉电压(early voltage)VA—般受三个物理机制影响基极宽度调制(Base Width Modulation)、自热效应(SelfHeating)以及雪崩效应(Avalanche)，这三种效应对欧拉电压的影响分别定义为VA—BWM、VA—SH以及VA—AVA。晶体管由两个掺杂浓度不同且背靠背排列的PN结组成，根据排列方式的不同可分为NPN型和PNP型两种，为清楚说明起见，本专利技术实施例以NPN型双极晶体管为例，但本专利技术不限于此。图1为一NPN型双极晶体管的简单结构图，以下将通过该双极晶体管电路来说明基极宽度调制、自热效应以及雪崩效应对欧拉电压VA的影响。 图2a为恒定电压偏置时集电极电流Ic与CE结电压Vce的关系曲线图，图2b为恒定电流偏置时集电极电流Ic与CE结电压Vce的关系曲线图，其中Vce = Vcb+Vbe。当双极晶体管工作于前向放大区时，正向偏置电压Vbe变化很小，近似认为是恒定值，Vcb的变化量近似认为就是Vce的变化量，基极的耗尽层宽度会随着Vcb增加而增加，因此导致有效的基极宽度减小，基区宽度变窄将直接导致电流放大系数P上升。从图2a和图2b可获知，只考虑基极宽度调制时，不论是恒定电压偏置还是恒定电流偏置，集电极电流Ic总是随着CE结电压Vce增加而增加，双极晶体管获得的VA—皿均是正值。 当CB结的反偏场强达到某临界值时，CB结耗尽层宽度增加至将集电极和发射极完全连通起来，越来越多的电子从硅晶格中被拉出形成载流子，这会造成基极和集电极电流的显著增加，形成雪崩效应，严重时会损坏器件。为使晶体管电路稳定工作，不论是恒定电压偏置还是恒定电流偏置，都要避免雪崩效应的发生。图3a为某双极晶体管恒定电压偏置时的输出特性示意图，图3b为该晶体管恒定电流偏置时的输出特性示意图。由此可见，恒定电压偏置时Vce = 8V时尚未出现雪崩效应，而恒流偏置时Vce = 5. 5V即出现雪崩效应，这意味着雪崩效应在恒流偏置时更易发生，因为恒压偏置时，基区产生的热载流子可通过基极被抽出。因此，恒定电流偏置时更需注意避免雪崩效应的发生。 图4a为考虑自热效应时采用恒定电压基极偏置时的集电极电流Ic和CE结电压Vce的关系曲线图，图4b为考虑自热效应时采用恒定电流基极偏置时的集电极电流Ic和CE结电压Vce的关系曲线图。可见，恒定电压基极偏置时集电极电流Ic随CE电压Vce增加而增加(正斜率)，而恒定电流基极偏置时，在较宽范围，集电极电流Ic随CE电压Vce增加而减少(负斜率)。 图5a、图5b、图5c以及图5d分别为考虑自热效应时在不同基极偏置电压下的晶体管输出特性曲线示意图，图6a、图6b、图6c以及图6d分别为图5中不同Vbe对应的欧拉电压示意图。可见，在恒定电压偏置时，自热效应导致集电极电流Ic与CE结电压Vce的关系曲线具有正斜率，且自热效应随着Vbe的增加而增加，同时自加热导致欧拉电压VA随着Vbe的增加而降低。 图7为恒定小电流偏置时自热效应对欧拉电压VA的影响的关系示意图，图8为中等恒定电流偏置时自热效应对欧拉电压VA的影响的关系示意图，而图9为恒定大电流偏置时自热效应对欧拉电压VA的影响的关系示意图。可见，恒定小电流偏置时，自热效应可以忽略，此时VA本文档来自技高网...

【技术保护点】
一种提高晶体管性能的方法，包括如下步骤：　　　　选择一电流源；　　　　利用该电流源对该晶体管进行基极电流偏置；　　　　调整该电流源使该晶体管基极产生一中等基极偏置电流。

【技术特征摘要】
一种提高晶体管性能的方法，包括如下步骤选择一电流源；利用该电流源对该晶体管进行基极电流偏置；调整该电流源使该晶体管基极产生一中等基极偏置电流。2. 如权利要求1所述的提高晶体管性能的方法，其特征在于，该中等基极偏置电流的 大小至少使得该晶体管自热效应产生的VA—SH小于0。3. 如权利要求1所述的提高晶体管性能的方法，其特征在于，该中等基极偏置电流的 大小使得该晶体管自热效应产生...

【专利技术属性】
技术研发人员：陈天兵，彭树根，曼纽拉内耶，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[]