一种具有电磁干扰防护体的半导体封装件及其形成方法。在一实施例中，半导体封装件包括一基板单元、一接地组件、一半导体组件、一封装体及一电磁干扰防护体。基板单元定义出一邻近于基板单元的周边设置的切除部。接地组件设置于切除部且延伸于基板单元的上表面与下表面之间。半导体组件邻近基板单元的上表面设置并电性连接基板单元。封装体邻近基板单元的上表面设置并覆盖半导体组件及接地组件。电磁干扰防护体电性连接接地组件的连接面，经由接地组件提供一电性路径以将电磁干扰防护体上的电磁放射放电至接地端。
【技术实现步骤摘要】
本专利技术是有关于一种半导体封装件，且特别是有关于一种具有电磁干扰防护体(electromagnetic interference shielding, EMI shielding )的半导体去于装件。
技术介绍
受到提升工艺速度及尺寸缩小化的需求，半导体组件变得甚复杂。当工艺速度 的提升及小尺寸的效益明显增加时，半导体组件的特性也出现问题。特别是指，较 高的工作时脉(clock speed)在信号电平(signal level)之间导致更频繁的转态 (transition)，因而导致在高频下或短波下的较高强度的电磁放射(electromagnetic emission)。电磁放射可以从半导体组件及邻近的半导体组件开始辐射。假如邻近 的半导体组件的电磁放射的强度较高，此电磁放射负面地影响半导体组件的运作， 请参考与电磁干扰(electromagnetic interference, EMI)有关的资料。若整个电子系统 内具有高密度分布的半导体组件，则半导体组件之间的电磁干扰更显严重。一种降低EMI的方法是，将一组半导体封装件内的半导体组件屏蔽(shield ) 起来。特别一提的是，由电子传导壳体或盖体与半导体封装件以外部接地的方式来 完成屏蔽。当来自于半导体封装件内部的电磁放射作用在壳体的内表面时，至少部 份的电磁放射的可被电性短路(short)，以降低电磁放射的程度，避免电磁放射通 过壳体而负面地影响邻近的半导体组件的运作。相似地，当来自于邻近的半导体组 件的电磁放射作用在壳体的外表面时， 一可降低半导体封装件内半导体组件的电磁 干扰的电性短路发生。然而，可降低EMI的电性传导壳体带来许多缺点。特别是在习知技术中，壳 体通过私贴(adhesive)与半导体封装件的外部连接。不幸地，由于黏贴方式易受 温度、湿度及其它环境条件影响，使壳体容易剥离。此外，当连接壳体至半导体封 装件时，壳体的大小与外型及半导体封装件的大小与外型只有在较精准的公差级数下才能匹配。因此壳体与半导体封装件的加工尺寸、外型及组合精度使得制造成本 及工时增加。且，因为加工尺寸及外型的关系，不同的半导体封装件的尺寸及外型， 可能需要不同的壳体。如此，为了容纳不同的半导体封装件，更增加了制造成本及 工时。为了改善习知问题，有必要提升半导体封装件及相关方法的发展。
技术实现思路
本专利技术的一方面关于具有电磁干扰防护体的半导体封装件。在一实施例中，半导体封装件包括一基板单元、 一接地组件(grounding element)、 一半导体组件、 一封装体及一电磁干扰防护体。基板单元具有一上表面、 一下表面及一邻近基板单 元的一周边设置的侧面。基板单元定义出一邻近于基板单元的周边设置的切除部。地组件具有一连接面，其邻近于基板单元的侧面设置。半导体组件邻近基板单元的 上表面设置并电性连接基板单元。封装体邻近基板单元的上表面设置并覆盖半导体 组件及接地组件，以使接地组件的连接面暴露出来，以作为电性连接之用。封装体 具有数个外表面，外表面包括一侧面，封装体的側面实质上与基4反单元的侧面切齐。 电磁干扰防护体邻近封装体的外表面设置并电性连接接地组件的连接面。其中，接 地组件提供一电性路径(electrical pathway)以将电磁干扰防护体上的电磁放射放 电至接地端。在另一实施例中，半导体封装件包括一基板单元、 一接地組件、 一半导体组件、 一封装体及一电磁干扰防护体。基板单元具有相对的一第一表面与一第二表面。接 地组件至少部分地延伸于第一表面与第二表面之间。接地组件对应至一接地柱 (grounding post)的余留部分并具有一邻近于基板单元的一周边设置的连接面。半 导体组件邻近基板单元的第一表面设置并电性连接基板单元。封装体邻近基板单元 的第 一表面设置并覆盖半导体组件及接地组件，以使^接地组件的连接面暴露出来， 以作为电性连接之用。封装体具有数个外表面。电磁干扰防护体邻近封装体的外表 面设置并电性连接接地组件的连接面。其中，接地组件提供一电性路径以将电磁干 扰防护体上的电磁放射放电至接地端。本专利技术的另一方面关于一具有电磁干扰防护体的半导体封装件的形成方法。在8一实施例中， 一方法包括以下步骤。提供一基板，基板具有一上表面、 一下表面及 数个开孔、开孔至少部分地延伸于上表面与下表面之间；电性连接一半导体组件至基板的上表面；设置一电性传导材料至开孔，以形成对应于开孔的数个接地柱；设 置一封装材料至基板的上表面，以形成一封装结构(molded structure)。封装结构 覆盖接地柱及半导体组件；形成数个切割槽(cutting slit),切割槽通过封装结构 及基板。切割槽与基板切齐，以使(a)基板被切割成一基板单元、(b)封装结构被切 割成一邻近于基板单元设置的封装体，封装体具有数个外表面以及(c)接地柱的余 留部份对应至邻近于基板单元的一周边设置的数个接地组件。每个接地组件具有一 暴露出的连接面；形成一电磁干扰防护体，电磁干扰防护体邻近于封装体的外表面 及接地组件的连接面。为让本专利技术的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作 详细i兌明》口下附图说明图1绘示依照本专利技术的一实施例的半导体封装件的剖视图。图2绘示图1中半导体封装件的部份放大示意图。图3绘示依照本专利技术另 一实施例的半导体封装件的示意图。图4A至4F绘示依照本专利技术的一实施例的半导体封装件的形成方法示意图。图5A及5B绘示依照本专利技术的基板的上视图。图6绘示依照本专利技术一实施例的半导体封装件的形成方法示意图。主要组件符号说明100、 300:半导体封装件 102:基板单元 104、 414、 606:上表面 106、 416:下表面108a、 108b、 108c、 304:半导体组件110a、 110b、 110c、 110d、 110e:电性连接部112:焊线114:封装体116a、 116b:切除部118a、 118b、 302a、 302b:接地组件120、 122、 142、 144:侧面124:电磁干扰防护体126:上方部128:侧向部200:内层结构202:外层结构400、 600:基板402a、 402b 、 410a、 410b、 500c 、 500d:开孔404:电性传导材料406:供应器408:模板412a、 412b:接地柱418:封装材料420、 604:黏胶膜422、 608:切割锯424a、 424b:切割槽426:载体430、 602:封装结构 502a 、 502b:基准标记 Hl、 H2、 H3、 H4:高度 Sl、 Sl'、 S2、 S2':连接面 Wl、 W2、 W3、 W4:宽度具体实施方式以下的阐述应用至依照本专利技术的 一些实施例。以下详细i兌明该些阐述。此处所用的单数型态，， 一"及"该"也意图包括数个型态，除非文中清楚指明 不是。例如，若提及一接地组件，表示也包含数个接地组件，除非文中清楚指明不是。此处所用的"组，，表示一或多个组件的集合。例如， 一组层结构可包含单层结 构或多层结构。 一组中的组件可以是指该组的成员。 一组中的组件可以相同或不同 的。在一些例子中， 一组中的组件可具有一或多个共同特征。此处所用的，本文档来自技高网...
【技术保护点】
一种半导体封装件，包括： 一基板单元，具有一上表面、一下表面及一邻近于该基板单元的一周边（ｐｅｒｉｐｈｅｒｙ）设置的侧面，该基板单元定义出一邻近于该基板单元的该周边设置的切除部； 一接地组件（ｇｒｏｕｎｄｉｎｇ ｅｌｅｍｅｎｔ） ，设置于该切除部（ｃｕｔ－ｏｕｔ ｐｏｒｔｉｏｎ）且至少部分地延伸于该基板单元的该上表面与该下表面之间，该接地组件具有一连接面（ｃｏｎｎｅｃｔｉｏｎ ｓｕｒｆａｃｅ），邻近于该基板单元的该侧面设置； 一半导体组件，邻近该基板单元的该上 表面设置并电性连接该基板单元； 一封装体，邻近该基板单元的该上表面设置并覆盖该半导体组件及该接地组件，以使该接地组件的该连接面暴露出来，以作为电性连接之用，而该封装体具有数个外表面，该些外表面包含一侧面，该封装体的该侧面实质上与该基板 单元的该侧面切齐；以及 一电磁干扰防护体（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ ｓｈｉｅｌｄ）邻近该封装体的该些外表面设置并电性连接该接地组件的该连接面； 其中，该接地组件提供一电性路径（ｅｌｅｃｔｒｉｃａｌ ｐａｔｈｗａｙ）以将该电磁干扰防护体上的电磁放射（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｅｍｉｓｓｉｏｎ）放电至接地端。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：许健豪，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。