一种将ＯＴＰ存储器版图改为ＲＯＭ存储器版图的方法技术

本发明专利技术提供了一种将ＯＴＰ存储器版图修改为ＲＯＭ存储器版图的方法，其特征在于：１）ＯＴＰ存储器版图包括：Ｎ型有源区、多晶、连接Ｎ型有源区／多晶同第一层铝（一铝）的引线孔、一铝、连接一铝同第二层铝（二铝）的通孔、二铝；２）ＯＴＰ存储器版图改为ＲＯＭ存储器版图时，先将存储电路以及第一ＮＭＯＳ晶体管的多晶删除；３）需要烧录的存储电路的栅极与源极，在ＲＯＭ存储器版图中通过引线孔将存储电路源极的Ｎ型有源区与存储电路的一铝连接。本发明专利技术基于一套ＯＴＰ版图，只修改部分层次从而将ＯＴＰ版图改为ＲＯＭ版图，节省设计时间，降低设计风险、制版费用以及制造成本。

【技术实现步骤摘要】

本专利技术涉及集成电路的版图设计方法，尤其涉及利用栅氧化层击穿现象实现的一 次性可编程存储器单元及由这些单元构成的阵列的版图设计方法。
技术介绍
在可编程集成电路的设计生产过程中，一般采用OTP技术进行小批量的集成电路 的试制，试制成功后，由于利用OTP技术制造、测试、烧录成本较高，往往采用ROM技术进行 大批量的集成电路生产，将集成电路中内嵌的程序直接掩模在ROM电路中。传统上将OTP电路改成ROM电路的做法是分别设计OTP存储器版图和ROM存储器 版图，需要制造二套光刻版，既拖延了设计时间，也增加了设计风险和制版费用。
技术实现思路
本专利技术旨在解决现有技术的不足，提供了一种基于一套OTP存储器版图，只修改 部分层次将OTP存储器版图改为ROM存储器版图的方法。本专利技术还提供利用OTP存储器版图改为ROM存储器版图的方法获得的一种ROM存 储器版图。一种将OTP存储器版图改为ROM存储器版图的方法，特征在于在OTP存储器版图 中将需要烧录击穿的存储电路结构的二端，在ROM存储器版图中通过短接实现；不需要烧 录击穿的存储电路结构的二端，在ROM存储器版图中通过断开实现1)按照版图层次，OTP存储器版图包括N型有源区、多晶、连接N型有源区/多晶 同第一层铝(一铝)的引线孔、一铝、连接一铝同第二层铝(二铝)的通孔、二铝；2)0TP存储器版图中存储电路上的多晶和一铝同属于存储单元的第一电压端P， 同一行的各存储单元通过引线孔连接；3)0ΤΡ存储器版图改为ROM存储器版图时，先将存储电路以及第一 NMOS晶体管的 多晶删除；4)需要烧录的存储电路的栅极与源极，在ROM存储器版图中通过引线孔将存储电 路源极的N型有源区与存储电路的一铝连接；所述的OTP存储器由一次性可编程单元包组成，一次性可编程单元包括存储元 件、第一NMOS晶体管和第二NMOS晶体管，存储元件的栅极连接第一电压端P，所述存储元件 的源及连接所述第一 NMOS晶体管的漏极，第一 NMOS晶体管的栅极连接第二电压端D，第一 NMOS晶体管的源极连接所述第二 NMOS晶体管漏极，第二 NMOS晶体管的栅极连接行选择端 R，第二 NMOS晶体管的源极连接列选择端C。将OTP存储器版图改为ROM存储器版图的方法，其特征还在于修改过程中保证不 改变OTP存储器版图的结构，如形状、大小、布局。利用上述OTP存储器版图改为ROM存储器版图的方法得到一种ROM存储器版图， 其特征在于ROM存储器版图层次依次包括N型有源区、多晶、连接N型有源区/多晶同第一层 铝(一铝)的引线孔、一铝、连接一铝同第二层铝(二铝)的通孔、二铝；所述的ROM存储器由存储单元阵列组成，存储单元有两种类型即R0M_1、R0M_0 ；其中R0M_1包括一连接线，作为第一电压端P ；NMOS晶体管，所述NMOS晶体管的栅极引出作为行选择端R，NM0S晶体管源极引出 作为列选择端C ；所述的R0M_1的版图的特征在于由引线孔连接NMOS晶体管漏极的N型有源区与 第一电压端P的一铝；其中R0M_0包括一连接线，作为第一电压端P ；NMOS晶体管，所述NMOS晶体管的栅极引出作为行选择线R，NM0S晶体管的源极引 出作为列选择线C;所述的R0M_0的版图的特征在NMOS晶体管漏极的N型有源区与第一电压端P的 一铝不连接；ROM存储器的各个存储单元分别通过第一电压端P、行选择线R、列选择线C相互连接。本专利技术的有益效果在于，基于一套OTP存储器版图，只修改部分层次将OTP存储器 版图改为ROM存储器版图，节省设计时间，降低设计风险、制版费用以及制造成本，同时，因 OTP存储器版图与ROM存储器版图在多晶前的版图是一致的，多晶前生产制造也一致，因此 可以等到多晶后再根据销售等因素选择OTP存储器版图或ROM存储器版图，确定最终产出 是OTP产品还是ROM产品，方便组织生产以及库存管理。附图说明附图10TP存储器的存储单元电路图附图2图1中击穿的OTP存储器存储单元的等效电路图附图3R0M存储器的存储单元R0M_1电路图附图4R0M存储器的存储单元R0M_0电路图附图50TP存储器示意图附图6图1所示的OTP存储器单元的版图附图6-1图3所示的ROM存储单元R0M_1的版图附图6-2图4所示的ROM存储单元R0M_0的版图附图7图5所示的OTP存储器的版图附图7-1图7的OTP存储器的版图修改为ROM存储器的版图附图8将OTP存储器版图改为ROM存储器版图的流程图具体实施例以下结合附图对本专利技术进行说明。OTP存储器由一次性可编程单元包组成，如图1所示一次性可编程单元包括存储元件、第一NMOS晶体管和第二NMOS晶体管，存储元件的栅极连接第一电压端P，所述存储元 件的源极连接所述第一 NMOS晶体管的漏极，第一 NMOS晶体管的栅极连接第二电压端D，第 一 NMOS晶体管的源极连接所述第二 NMOS晶体管漏极，第二 NMOS晶体管的栅极连接行选择 端R，第二 NMOS晶体管的源极连接列选择端C。OTP存储器包括M行行线Ri，i从1到M、N列列线Cj，j从1到N，以及MXN个一 次性可编程单元，一次性可编程单元位于各自的行线和列线的交叉点，每个一次性可编程 单元的第一电压端P连接可编程阵列的第一电压端P，每个一次性可编程单元的第二电压 端D连接可编程阵列的第二电压端D，每个一次性可编程单元的行选择端R连接可编程阵列 的某一行线Ri，每个一次性可编程单元的列选择端C连接可编程阵列的某一列线Cj。如图 5所示举例说明了一两行两列的OTP存储器。OTP存储器的存储单元在烧录模式下需要击穿时，其存储单元被击穿，击穿的存储 单元的等效电路图见图2，图2中的电阻越小，流过第一电压端P至第二电压端D的电流越 大，此时可以在附图2的基础上将电阻视为导线(见附图3)；OTP存储器的存储单元在烧录模式下不需要击穿时，未击穿的存储单元的等效电 路图见图4。根据OTP存储器的存储单元在烧录后的等效原理，本专利技术提出了一种将OTP存储 器版图改为ROM存储器版图的方法，其特征在于在OTP存储器版图中将需要烧录击穿的电 路结构的二端，在ROM存储器版图中通过短接来实现；不需要烧录击穿的电路结构的二端， 在ROM存储器版图中通过断开实现如流程图8所示1)按照版图层次，如图7所示的OTP存储器版图包括N型有源区、多晶、连接N型 有源区/多晶同第一层铝(一铝)的引线孔、一铝、连接一铝同第二层铝(二铝)的通孔、一招；2)0TP存储器版图中存储电路上的多晶和一铝同属于存储单元的第一电压端P， 同一行的各存储单元通过引线孔连接；3)0ΤΡ存储器版图改为ROM存储器版图时，先将存储电路以及第一 NMOS晶体管的 多晶删除；4)需要烧录的存储电路的栅极与源极，在ROM存储器版图中通过引线孔将存储电 路源极的N型有源区与存储电路的一铝连接；其中所述的二铝同一铝的通孔与N型有源区同一铝的引线孔在位置上可以重叠。其中所述的OTP存储器的各存储单元的同一行线上的多晶和一铝可以通过一个 或多个引线孔连接。将OTP存储器版图改为ROM存储器版图的方法，其特征还在于修改过程中保证不 改变OTP存储器版图的结构，如形状、大小、布局。利用上述OTP存储器版图改为RO本文档来自技高网...

【技术保护点】
将ＯＴＰ存储器版图改为ＲＯＭ存储器版图的方法，特征在于在ＯＴＰ存储器版图中将需要烧录击穿的存储电路结构的二端，在ＲＯＭ存储器版图中通过短接实现；不需要烧录击穿的存储电路结构的二端，在ＲＯＭ存储器版图中通过断开实现：１）按照版图层次，ＯＴＰ存储器版图包括：Ｎ型有源区、多晶、连接Ｎ型有源区／多晶同一铝的引线孔、一铝、连接一铝同二铝的通孔、二铝；２）ＯＴＰ存储器版图中存储电路上的多晶和一铝同属于存储单元的第一电压端Ｐ，同一行的各存储单元通过引线孔连接；３）ＯＴＰ存储器版图改为ＲＯＭ存储器版图时，先将存储电路以及第一ＮＭＯＳ晶体管的多晶删除；４）需要烧录的存储电路的栅极与源极，在ＲＯＭ存储器版图中通过引线孔将存储电路源极的Ｎ型有源区与存储电路的一铝连接；所述的ＯＴＰ存储器由一次性可编程单元包组成，一次性可编程单元包括：存储元件、第一ＮＭＯＳ晶体管和第二ＮＭＯＳ晶体管，所述需要烧录击穿元件为两端存储元件，存储元件的栅极连接第一电压端Ｐ，所述存储元件的源极连接所述第一ＮＭＯＳ晶体管的漏极，第一ＮＭＯＳ晶体管的栅极连接第二电压端Ｄ，第一ＮＭＯＳ晶体管的源极连接所述第二ＮＭＯＳ晶体管漏极，第二ＮＭＯＳ晶体管的栅极连接行选择端Ｒ，第二ＮＭＯＳ晶体管的源极连接列选择端Ｃ。...

【技术特征摘要】

【专利技术属性】
技术研发人员：赵启永，陈焱，何群，周炯，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：发明
国别省市：86[中国|杭州]