具有凹穴结构的封装基板的制作方法技术

一种具有凹穴结构的封装基板的制作方法，包含有：提供连接板，包含有第一线路层、覆盖在该第一线路层上的第一防焊层、接合层，设于该第一防焊层上；提供主体电路板，至少包含有第二线路层及第二防焊层覆盖住该第二线路层，其中该第二防焊层包含有多个开口，暴露出部分的该第二线路层；于该多个开口内形成多个导电凸块结构；以及将该连接板与该主体电路板压合，使该导电凸块结构被紧密的包覆压合在该第一防焊层、该接合层及第二防焊层所构成的结构中。

【技术实现步骤摘要】

本专利技术涉及一种封装基板的制作方法，特别是涉及一种具有凹穴结构的高密度封装基板的制作方法。
技术介绍
近年来，三维立体(3D)构装的快速发展，除大幅縮小存储器在电路板上所占的面 积，同时提升电子产品縮小后的使用效率，更能将不同功能的芯片整合在同一构装模块，达 到系统封装(System in Package, SiP)的高效益。其中，层叠式封装结构(PoP)即属于三 维立体构装的一种类型，举例来说，层叠式封装结构可透过将高容量的存储器及复杂的处 理器整合在一起，大幅地减少高阶手机的电路板空间。 图1绘示的是传统层叠式封装结构的剖面结构示意图。如图1所示，传统层叠式封 装结构1'包含有第一封装体2'以及第二封装体3'层叠在第一封装体2'之上。第一封装 体2'包括第一芯片20'设于第一基板22'上，第一芯片20'透过接合导线(bond wire)26'， 如金线，与第一基板22'构成电性连接，第一芯片20'与接合导线26'被模塑材料24'包覆 住。第二封装体3'包括第二芯片30'设于第二基板32'上，第二芯片30'透过接合导线 36'与第二基板32'构成电性连接，第一芯片30'与接合导线36'同样被模塑材料34'包覆 住。第二封装体3'的第二基板32'通过锡球40'与第一封装体2'的第一基板22'构成电 性连接，通常，在第一基板22'与第二基板32'之间会填入底胶42'，以免锡球40'受到外力 破坏。 上述传统层叠式封装结构至少包括以下的缺点(1)锡球40'的大小受限于第一 基板22'与第二基板32'之间的距离。锡球40'的高度必须超过模塑材料24'的高度，以确 保第一基板22'与第二基板32'之间的电性连接，因而无法进一步縮小锡球节距(pitch), 导致锡球40'的数目以及输出输入接脚(1/0)数难以提升；(2)第一基板22'与第二基板 32'的热膨胀系数(CTE)不同导致锡球40'可能受到不同程度的应力，影响到封装体的可靠 度；(3)锡球40'的共面性控制不易，使得封装工艺的余裕度(process window)较小；(4) 需额外进行第一基板22'与第二基板32'之间的灌胶步骤；(5)堆叠体积较大。
技术实现思路
本专利技术的主要目的在提供一种改良的，以解 决并克服先前技艺的不足及缺点。 为达上述目的，本专利技术提供一种，包含有提 供连接板，包含有第一线路层、覆盖在该第一线路层上的第一防焊层、接合层，设于该第一 防焊层上；提供主体电路板，至少包含有第二线路层及第二防焊层覆盖住该第二线路层，其 中该第二防焊层包含有多个开口，暴露出部分的该第二线路层；于该多个开口内形成多个 导电凸块结构；以及将该连接板与该主体电路板压合，使该导电凸块结构被紧密的包覆压 合在该第一防焊层、该接合层及第二防焊层所构成的三明治结构中。3 根据本专利技术的优选实施例，本专利技术提供一种具有凹穴结构的封装基板的制作方 法，包含有提供连接板，包含有第一线路层、覆盖在该第一线路层上的第一防焊层、接合 层，设于该第一防焊层上；提供主体电路板，至少包含有第二线路层及第二防焊层覆盖住该 第二线路层，其中该第二防焊层包含有多个开口，暴露出部分的该第二线路层；于该多个开 口内形成多个导电凸块结构；以及将该连接板与该主体电路板压合，使该导电凸块结构被 紧密的包覆压合在该第一防焊层、该接合层及第二防焊层所构成的结构中。 为了更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明 与附图。然而附图仅供参考与辅助说明用，并非用来对本专利技术加以限制。附图说明 图1绘示的是传统层叠式封装结构的剖面结构示意图。 图la至图lc为依据本专利技术优选实施例所绘示的具有凹穴结构的封装基板的制作 方法的第一部分的步骤。 图2a及图2b为依据本专利技术优选实施例所绘示的具有凹穴结构的封装基板的制作 方法的第二部分的步骤。 图3为依据本专利技术优选实施例所绘示的的 第三部分的步骤。 图4a及图4b绘示的是将本专利技术具有凹穴结构的封装基板应用在层叠式封装工艺 的示意图。 图5为依据本专利技术另一优选实施例所绘示的具有凹穴结构的封装基板的制作方 法的第一部分的步骤。 图6a至图6d为依据本专利技术另一优选实施例所绘示的具有凹穴结构的封装基板的 制作方法的第一部分的步骤。 图7a至图7d为依据本专利技术另一优选实施例所绘示的具有凹穴结构的封装基板的 制作方法的第三部分的步骤。附图标记说明r :层叠式封装结构2':第一封装体3':第二封装体20':第一芯片22':第一基板24'、34':模塑材料26':接合导线30':第二芯片32':第二基板36':接合导线40':锡球42':底胶10 :连接板10a、30a、400a、500a :第一面10b、30b、400b、500b :第二面10c、26a、402a、520 :开孔12、32、510 :核心绝缘层14、34、412、512 :第一线路层14a、44a :镍金层16、36、414、514 :第二线路层18、38、48、58 :导电通孔22、24、122、124 :防焊层22a、24a、122a、124a :开口26、516 :接合层30 :主体电路板44、46 :增层线路层60:导电凸块结构80、380 :芯片82、412a :连接垫84、384 :金线86 :填充材料100 :封装基板112、114:增层介电层200、900 :芯片安置区域300 :IC封装体310 、800 :封装基板322 :锡球386 :模封材料440 :转接指400 :主体电路板402 :防焊层412b :转接垫414a、514a :线路图案500 :连接板500b :第二面502 :贯穿孔502b、502c :盲孔514a :线路图案602 :化学铜层610 :导电胶620 :镍金层710 :内连结构800 :封装基板具体实施例方式本专利技术涉及一种，用来作为整合高密度集成 电路元件的解决手段。本专利技术利用一种复合电路板的压合工艺，将具有预留开孔的电路板 与主体电路板结合，以完成具有凹穴结构的封装基板。 本专利技术主要可分做三个部分，其中第一部分 是形成具有预留开孔的连接板，第二部分是形成主体电路板，第三部分是将连接板与主体 电路板压合。以下，即通过图la至图lc说明第一部分，通过图2a及图2b说明第二部分， 通过图3说明第三部分。 请参阅图la至图lc，其为依据本专利技术优选实施例所绘示的具有凹穴结构的封装基板的制作方法的第一部分的步骤，也就是具有预留开孔的连接板的形成步骤。 首先，如图la所示，提供连接板IO，例如双面电路板，其包括核心绝缘层12、设于连接板10的第一面10a上的第一线路层14、设于连接板10的第二面10b上的第二线路层16、连接第一线路层14与第二线路层16的导电通孔18、覆盖在连接板10的第一面10a上的防焊层22，以及覆盖在连接板10的第二面10b上的防焊层24。 其中，防焊层22中形成有开口 22a，暴露出部分的第一线路层14，防焊层24中则 形成有开口 24a，暴露出部分的第二线路层16。在经由开口 22a及开24a暴露出的第一线 路层14上，可以形成有镍金层14a。 为简化说明，本专利技术优选实施例仅以双面双层电路板做说明，当然，本领域技术人 本文档来自技高网...

【技术保护点】
一种具有凹穴结构的封装基板的制作方法，包含有：提供连接板，包含有核心绝缘层、第一线路层、第二线路层、连接该第一和第二线路层的导电通孔、覆盖在该第一线路层上的第一防焊层、覆盖在该第二线路层上的第二防焊层、设于该第二防焊层上的接合层，其中该连接板包含一至少贯穿该第一防焊层、该第二防焊层、该核心绝缘层及该接合层的开孔；提供主体电路板，至少包含有第三线路层及第三防焊层覆盖住该第三线路层，其中该第三防焊层包含有多个开口，暴露出部分的该第三线路层；于该多个开口内形成多个导电凸块结构；以及将该连接板与该主体电路板压合，使该导电凸块结构被紧密的包覆压合在该第二防焊层、该接合层及第三防焊层所构成的结构中。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈国庆，陈宗源，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]