本发明专利技术提供了非易失性存储装置及其操作方法。其中，非易失性存储装置包括：编码器，被配置为对输入数据执行加扰操作；数字和值（ＤＳＶ）发生器，被配置为生成表示在由编码器编码的输入数据中数据‘０’的数量和数据‘１’的数量之差的ＤＳＶ；存储单元阵列的页的主单元部件，其中主单元部件被配置为存储由编码器编码的输入数据；页的备用单元部件，其中备用单元部件被配置为存储由ＤＳＶ发生器生成的ＤＳＶ；以及读取电压设置部件，被配置为通过对根据主单元部件存储的数据生成的ＤＳＶ和备用单元部件存储的ＤＳＶ进行比较来确定页的读取电压。
【技术实现步骤摘要】
—个或多个实施例涉及。
技术介绍
近年来对于可以电编程和擦除并且不要求以特定刷新时间间隔重写数据的非易失性存储装置有日益增长的需求。 非易失性存储装置的典型非易失性存储单元被配置为使能电编程/擦除操作并且通过在施加到薄氧化层的强电场使电子移动时改变阈值电压来执行编程和擦除操作。 典型非易失性存储装置包括存储单元阵列，其中用于存储数据的单元以矩阵形式排列；以及页缓冲器，用于将数据写到存储单元阵列的特定单元中或者读取存储在特定单元中的数据。页缓冲器可以包括耦合到特定存储单元的位线对；寄存器，被配置为暂存要写到存储单元阵列中的数据或读取存储在存储单元阵列的特定存储单元中的数据并暂存读取的数据；传感节点，被配置为感应特定位线或特定寄存器的电压电平；以及位线选择部件，被配置为控制是否使特定位线与传感节点相耦合。 被编程单元的阈值电压会由于非易失性存储装置的保持特性、干扰等而改变。非易失性存储单元可能具有低阈值电压，这是因为随着时间流逝存储在单元的浮动栅中的电子会由于漏电流等无意地放电。关于在时间流逝过程中保持被编程数据的特性称为"保持特性"。如果保持特性不佳，就会担心读取的被编程的数据可能不同于实际被编程的数据。特别地，当单元具有多种阈值电压分布时，如同在多电平单元(MLC)编程方法中一样，这种对保持特性的担心可能变得更显著，这是因为单元之间的读取裕量(readmargin)相对小。此外，单元的阈值电压分布会随着相邻单元的编程、擦除和读取操作而被阈值电压中的干扰所改变。 因此，当对存储单元执行读取操作时，期望响应于确定阈值电压分布改变了多少来改变读取电压。专利技术内容 示例性实施例涉及非易失性存储装置，其能够通过检查阈值电压分布改变的程度来可变地设置读取电压。此外，示例性实施例涉及使用该非易失性存储装置的读取和编程方法。 根据本公开一个方面的非易失性存储装置包括编码器，被配置为对输入数据执行加扰操作；数字和值(DSV)发生器，被配置为生成表示在由编码器编码的输入数据中数据'0'的数量和数据'l'的数量之间的差的DSV;存储单元阵列的页的主单元部件，其中主4单元部件被配置为存储由编码器编码的输入数据；页的备用单元部件，其中备用单元部件被配置为存储由DSV发生器生成的DSV;以及读取电压设置部件，被配置为通过对根据页的主单元部件存储的数据生成的DSV和备用单元部件存储的DSV进行比较来确定页的读取电压。 根据本公开另一方面的使用非易失性存储装置的编程方法包括对外部的输入数据进行编码，使得在输入数据中数据'0'的数量和数据'1'的数量之差最小化；生成表示在被编码的输入数据中数据'o'的数量和数据'r的数量之差的Dsv;以及将被编码的数据存储在存储单元阵列的页的主单元部件中，并将DSV存储在该页的备用单元部件中。 根据本公开另一方面的使用非易失性存储装置的读取方法包括在存储单元阵列的页中，使用主单元部件存储数据，所述数据被编码以使数据'o'的数量和数据'r的数量之差最小化；并使用备用单元部件存储表示在被编码的数据中数据'o'的数量和数据'r的数量之差的数字和值(DSV);使用第一基准电压对页执行读取操作；根据主单元部件存储的数据生成DSV ;通过对备用单元部件存储的DSV和根据主单元部件存储的数据生成的DSV进行比较来设置读取电压；以及当设置的读取电压不同于第一基准电压时使用设置的读取电压对该页执行再次的读取操作。附图说明 图1是示出本公开所应用于的非易失性存储装置的整体构造的 图2是示出根据本公开的实施例的非易失性存储装置的存储单元阵列构造的 图3是示例说明根据本公开的实施例对非易失性存储装置的读取电压进行设置的方法的图； 图4是示例说明根据本公开的实施例的非易失性存储装置的编程方法的流程图；以及 图5是示例说明根据本公开的实施例的非易失性存储装置的读取方法的流程图。具体实施例方式以下，将参考附图详细描述本公开的示例性实施例。提供这些附图以允许本领域技术人员制造和使用本公开的实施例。图1是示出本公开所应用于的非易失性存储装置的整体构造的图。 非易失性存储装置100包括存储单元阵列102、页缓冲部件108、X和Y解码器104和106、高电压发生器110、命令接口逻辑部件112、命令寄存器114、地址寄存器/计数器116、数据寄存器118、 IO缓冲器120以及读取电压控制器130。下面对非易失性存储装置的操作进行描述。 首先，当激活芯片使能信号^施加于命令接口逻辑部件112并且写使能信号丽被触发(toggle)时，命令接口逻辑部件112经由IO缓冲器120接收命令信号(命令寄存器114也经由10缓冲器120接收命令信号)并且响应于命令信号生成编程命令、擦除命令或者读取命令。此处，命令信号包括用于确定非易失性存储装置的操作模式的页编程建立代码。同时，从命令接口逻辑部件112输出的操作状态信号R/S被禁止特定时段。外部存储器控制器(未示出)接收操作状态信号R/5并基于操作状态信号R/5来确定非易失性存5储装置所处的操作状态，诸如编程、擦除或者读取操作。例如，当操作状态信号R/5被禁止时，对于存储单元阵列的一页执行编程、擦除以及读取操作。 地址寄存器/计数器116被配置为通过10缓冲器120接收地址信号并生成行地址信号和列地址信号。地址信号对应于包括在存储单元之一中的页之一。数据寄存器118被配置为暂存经由10缓冲器120接收到的各种数据并将它们传送到Y解码器106。 高电压发生器110被配置为响应于编程命令、擦除命令或者读取命令生成偏置电压并将偏置电压提供给页缓冲部件108、X解码器104等。 X解码器104被配置为响应于行地址信号向存储单元阵列102的块之一提供由高电压发生器110提供的偏置电压。Y解码器106被配置为响应于列地址信号通过页缓冲部件108向存储单元阵列的块所共享的位线(未示出)提供数据信号。 页缓冲部件108包括多个页缓冲器，其被配置为锁存通过10缓冲器120再通过Y解码器106接收的数据信号，并将锁存的数据信号输出至存储单元阵列102的块所共享的位线(未示出)。而且，每个页缓冲器都被配置为存储根据读取操作从存储单元阵列读取的数据并通过Y解码器106再通过10缓冲器120将读取的数据输出到外部。 读取电压控制器130被配置为执行用于根据存储单元的状态改变读取电压的操作。为此目的，读取电压控制器130包括编码器132、数字和值(DSV)发生器134以及读取电压设置部件138。编码器132被配置为通过对从IO缓冲器120接收的输入数据执行加扰操作来减小被编码数据中的数据'0'和数据'l'的数量上的差。DSV发生器134被配置为根据被编码器132加扰的输入数据生成表示数据'0'和'l'的数量上的差的DSV，并且将生成的DSV传送到页缓冲部件108。读取电压设置部件138被配置为在读取操作被执行后计算从页缓冲部件108接收到的输出数据中的DSV，并通过对计算出的DSV和从页缓冲部件输出的DSV进行比较来确定对应存储单元的读取电压。 编码器132被配置为通过对从10缓冲器120接收的输入数据进行加扰来最小化数据'o'和'r的数量上的差。此处，数据'o'指对应的单元是目标编程单元，而数据'r指本文档来自技高网...
【技术保护点】
一种非易失性存储装置，包括：编码器，被配置为对输入数据执行加扰操作；数字和值（ＤＳＶ）发生器，被配置为生成表示在由所述编码器编码的所述输入数据中数据’０’的数量和数据’１’的数量之差的数字和值；存储单元阵列的页的主单元部件，其中所述主单元部件被配置为存储由所述编码器编码的所述输入数据；所述页的备用单元部件，其中所述备用单元部件被配置为存储由所述数字和值发生器生成的所述数字和值；以及读取电压设置部件，被配置为通过对根据所述主单元部件存储的数据所生成的数字和值和所述备用单元部件存储的数字和值进行比较来确定所述页的读取电压。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：柳承韩，杨中燮，郑胜在，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。