封装基板的图案化接地垫制造技术

本实用新型专利技术是有关一种封装基板的图案化接地垫，其中此图案化接地垫设置于一基板的一芯片承载区上用以利用一导电材料与芯片承载区上的一集成电路晶粒封装体电性连接；且图案化接地垫内接于一矩形的至少两边；以及图案化接地垫的面积小于矩形的面积。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术有关一种封装基板的图案化接地垫。
技术介绍
在电子构装中，集成电路晶粒封装体120 (IC chip package)利用复数个 针脚130 (pins)与印刷电路板110电性连接，如图1A所示。印刷电路板110 上除了有金属接点(图上未示)与针脚130电接外，印刷电路板110上设计 有接地垫112 (groundpad)利用金属锡140与集成电路晶粒封装体120电性 连接供接地使用。请参照图1B与图1C，现有的接地垫112多设计成方形，然而，当接地 垫112无法漏锡(Mission)或集成电路晶粒封装体120的重量过轻时，过多 的锡140在高温熔化时会像水珠一样聚集并因表面张力凸起将集成电路晶粒 封装体120顶高，容易造成集成电路晶粒封装体120的针脚130断裂离开印 刷电路板110表面或自集成电路晶粒封装体120断落，造成表面黏着的不良 率(defect)提高。
技术实现思路
为了解决上述问题，本技术目的之一是提供一种封装基板的图案化 接地垫，将接地垫的形状图案化用以降低锡的表面张力减少集成电路晶粒封 装体被顶起造成针脚毁损。为了达到上述目的，本技术一实施例的一种图案化接地垫，其中此 图案化接地垫，设置于一基板的一芯片承载区上用以利用一导电材料与芯片承载区上的一集成电路晶粒封装体电性连接；且图案化接地垫内接于一矩形 的至少两边；以及图案化接地垫的面积小于矩形的面积。附图说明图1A与图1B所示为现有集成电路晶粒封装体组装于印刷电路板的示意图。图1C所示为现有印刷电路板上接地垫的示意图。图2A所示为根据本技术一实施例的侧面剖视示意图。图2B所示为根据本技术一实施例的俯视示意图。图2C、图2D、图2E、图2F与图2G所示为根据本技术不同实施 例封装基板上图案化接地垫的示意图。附图标号:10基板12图案化接地垫12'矩形14导电接点20集成电路晶粒封装体30导电针脚40导电材料110印刷电路板112接地垫120集成电路晶粒封装体130针脚140锡具体实施方式图2A与图2B所示为本技术一实施例封装基板的示意图且图2A为 图2B的AA剖鎩的剖面示意图。在本实施例中，封装基板包括一基板IO， 此基板10上设置有一芯片承载区域(图上未标)用于固定设置一 集成电路晶粒封装体20 (IC chip package)于其上。集成电路晶粒封装体20具有复数个导 电针脚30。基板10上设置有复数个导电接点14,如金属焊垫，环绕芯片承 载区用以与集成电路晶粒封装体20的导电针脚30电性连接。接续上述说明，如图2A所示，至少一图案化接地垫12设置于芯片承载 区的基板10上且至少一导电材料40，如金属锡，设置于此图案化接地垫12 上并与集成电路晶粒封装体20电性连接。请参照图2B，在本实施例中，此图案化接地垫12设计成一十字形。图 案化接地垫12内接于一矩形12'的至少两边且图案化接地垫12的面积小于 矩形12'的面积。在本实施例中，矩形12'为一正方形。由于图案化接地垫12的图形设计，当锡于高温熔化时，液态的金属锡会 向十字形四方流去，并不容易因表面张力集中形成水珠状隆起，故不会顶起 集成电路晶粒封装体20造成损坏。在本技术中，基板10可为一印刷电 路板并具有电路于其内。而图案化接地垫12的材质为金属且其形状并不限于 十字形。请参照图2C，在本实施例中，图案化接地垫12的形状由复数个小方块 叠置组合而成。图案化接地垫12的形状亦可为由复数个长条组合而成，如H 形，如图2D所示，或U形，如图2E所示。然而本技术并不限于此， 图案化接地垫12的形状亦可由复数个不规则形状组合而成。在一实施例中， 图案化接地垫12亦可为一马蹄形，如图2F所示。在一实施例中，图案化接 地垫12亦可为一海岛形，如图2G所示。在本技术中，图案化接地垫12 的面积小于矩形12'的面积。为了考虑接地效果，图案化接地垫12的面积 约为矩形12'面积的百分之三十至百分之八十。根据上述，本技术特征为将接地垫的形状图案化，用以降低高温下 锡的表面张力，以避免集成电路晶粒封装体被顶起而造成针脚毁损。图案化 接地垫取代现有方形接地垫的设计，当锡在高温熔化时会向图案化接地垫各 个方向扩散，可避免液态锡因表面张力隆起且图案化接地垫周围可获得较均匀的锡量。以上所述的实施例仅为说明本技术的技术思想及特点，其目的在于 使熟悉此领域技术的人士能够了解本技术的内容并据以实施，当不能以 之限定本技术的专利范围，即凡依本技术所揭示的精神所作的均等 变化或修饰，仍应涵盖在本技术的专利范围内。权利要求1.一种图案化接地垫，其特征在于，所述的图案化接地垫，设置于一基板的一芯片承载区上用以利用一导电材料与该芯片承载区上的一集成电路晶粒封装体电性连接；所述的图案化接地垫内接于一矩形的至少两边；以及所述的图案化接地垫的一面积小于所述的矩形的一面积。2. 如权利要求1所述的图案化接地垫，其特征在于，所述的基板为一印 刷电路板。3. 如权利要求1所述的图案化接地垫，其特征在于，所述的图案化接地 垫的材质为金属。4. 如权利要求1所述的图案化接地垫，其特征在于，所述的图案化接地 垫的形状为H形、十字形、U形、马蹄形或海岛型。5. 如权利要求1所述的图案化接地垫，其特征在于，所述的图案化接地 垫的形状由复数个小方块叠置组合而成。6. 如权利要求1所述的图案化接地垫，其特征在于，所述的图案化接地 垫的形状由复数个长条组合而成。7. 如权利要求1所述的图案化接地垫，其特征在于，所述的图案化接地 垫的形状由复数个不规则形状组合而成。8. 如权利要求1所述的图案化接地垫，其特征在于，所述的矩形为一正 方形。9. 如权利要求1所述的图案化接地垫，其特征在于，所述的图案化接地 垫的所述的面积约为所述的矩形的所述的面积的百分之三十至百分之八十。专利摘要本技术是有关一种封装基板的图案化接地垫，其中此图案化接地垫设置于一基板的一芯片承载区上用以利用一导电材料与芯片承载区上的一集成电路晶粒封装体电性连接；且图案化接地垫内接于一矩形的至少两边；以及图案化接地垫的面积小于矩形的面积。文档编号H01L23/498GK201072758SQ20072015055公开日2008年6月11日 申请日期2007年6月12日 优先权日2007年6月12日专利技术者游兆晴, 王建华, 苏建信, 苏桓平 申请人:达盛电子股份有限公司本文档来自技高网...

【技术保护点】
一种图案化接地垫，其特征在于，所述的图案化接地垫，设置于一基板的一芯片承载区上用以利用一导电材料与该芯片承载区上的一集成电路晶粒封装体电性连接；所述的图案化接地垫内接于一矩形的至少两边；以及所述的图案化接地垫的一面积小于所述的矩形的一面积。

【技术特征摘要】

【专利技术属性】
技术研发人员：游兆晴，苏建信，王建华，苏桓平，
申请(专利权)人：达盛电子股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]