有集成电路芯片推叠平面阵列的电子模块制造技术

含有多个堆叠的集成电路芯片平面延伸阵列的单片电子组件的一种制造方法和得到的电子组件。此制造方法包括将集成电路芯片的片子切割成多个集成电路芯片的阵列。然后将各集成电路芯片阵列堆叠以形成电子组件。金属化图形可沉积在电子组件大体平整的表面上，并用来对包含在其中的各种集成电路芯片阵列进行互连。提出了制造方法和得到的多芯片封装的具体细节。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及到可使给定体积中所含电路元件数目最优化的高密度电子封装。更确切地说，本专利技术涉及到一种用堆叠集成电路芯片阵列的方法来制作单片电子组件的技术。得到的电子组件可用作单一的高密度电子组件，也可再分成多个电子组件。由于集成电路技术的发展，计算机和计算机存储器件已由含有多个集成电路的半导体材料片子所构成。在片子制成后，一般用将片子切割成单个的芯片的方法来将电路彼此分隔开来。然后，分立的芯片被安装到各种类型的载体、用引线互连起来、并且封装起来。这种“二维”芯片封装不能使可能制造在给定空间内的电路数目最优化，而且当信号在芯片间行进时还引入不可取的信号延迟、电容以及电感。近来，作为一种重要的封装方法，已出现了单个芯片的三维堆叠。典型的多芯片电子组件由沿单一行或列的方向粘合固定在一起形成一个单片结构的多个分立的集成电路芯片所组成。通常直接在组件的一个(或多个)侧表面上提供金属化图形，用来作芯片互连和把芯片电连接到组件的外部电路。金属化图形可包括各分立接触和总线接触。由堆叠分立集成电路芯片构成电子组件的大规模生产受与其相关的高生产成本的限制。在制作单片电子组件中，切割、堆叠以及本文档来自技高网...

【技术保护点】
一种制作电子组件的方法，它包含下列步骤：（ａ）提供多个平面阵列，上述多个平面阵列的每一个平面阵列具有多个集成电路（ＩＣ）芯片；以及（ｂ）堆叠上述多个平面阵列以形成一个电子组件。２．权利要求１的方法，其特征是每个平面阵列有一个第一维和一个第二维，上述第二维垂直于上述第一维，而且上述提供的步骤（ａ）还包括这样地提供各平面阵列，使每个平面阵列沿上述第一维延伸一个等于至少一个芯片长度的距离，而且每个平面阵列沿上述第二维延伸一个等于至少二个芯片长度的距离。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：MAC科克里尔，JG马尔塔贝斯，LJ欧康纳，SH沃尔德曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]