一种半导体封装结构制造技术

公开了一种半导体封装结构，包括：底板，底板包括基板以及位于基板上的第一导电层；框架，框架包括框架主体以及嵌于框架主体内部的第一嵌体，框架主体和第一嵌体均呈环状，第一嵌体暴露于框架主体的两个端面；以及顶盖，顶盖包括顶盖主体以及嵌于顶盖主体内部的第二嵌体，第二嵌体暴露于顶盖主体的第二表面；其中，第一嵌体在框架的第二端与基板上的第一导电层密封连接，第一嵌体在框架的第一端与顶盖的第二嵌体密封连接，基板、框架以及顶盖包围形成一个空腔。本发明专利技术的半导体封装结构包括底板、框架和顶盖，且框架的两端分别与底板以及顶盖经由焊接密封连接，以提高半导体封装结构的密封性，并且防止发生漏电以及击穿。并且防止发生漏电以及击穿。并且防止发生漏电以及击穿。

【技术实现步骤摘要】
一种半导体封装结构


[0001]本专利技术涉及半导体
，特别涉及一种半导体封装结构。

技术介绍

[0002]半导体封装结构包括基板、外壳以及至少一个芯片或半导体器件，其中至少一个芯片或半导体器件设置于基板上，基板与外壳胶连或者机械连接，其中，外壳例如为一体设置，或者包括多个分体设置的部分。外壳需要开设槽/洞/孔，以供引脚通过，但是开设的槽/洞/孔导致所述外壳的气密性较差；外壳与基板连接处或者分体设置的外壳的连接处的气密性也较差。
[0003]半导体封装结构内部的键合线等用于电气连接的导电结构通常采用金属材质(例如，铜、银等)，在腐蚀性环境中腐蚀性气体(例如硫化氢、盐酸)容易通过外壳的孔洞或者外壳与基板的连接处等位置进入半导体封装结构内部，腐蚀金属材料产生腐蚀层或晶枝，影响材料的电阻率，若晶枝过长则将导致电路耐压部位漏电甚至击穿。

技术实现思路

[0004]鉴于上述问题，本专利技术的目的在于提供一种半导体封装结构，以提高所述半导体封装结构的密封性，并且防止发生漏电以及击穿。
[0005]本专利技术提供一种半导体封装结构，包括：
[0006]底板，所述底板包括基板以及位于所述基板上的第一导电层；
[0007]框架，所述框架包括框架主体以及嵌于所述框架主体内部的第一嵌体，所述框架主体和所述第一嵌体均呈环状，所述第一嵌体暴露于所述框架主体的两个端面；以及
[0008]顶盖，所述顶盖包括顶盖主体以及嵌于所述顶盖主体内部的第二嵌体，所述第二嵌体暴露于所述顶盖主体的第二表面；
[0009]其中，所述第一嵌体在所述框架的第二端与所述基板上的第一导电层密封连接，所述第一嵌体在所述框架的第一端与所述顶盖的第二嵌体密封连接，所述基板、所述框架以及所述顶盖包围形成一个空腔。
[0010]优选地，所述基板上还包括：
[0011]第二导电层，所述第二导电层位于所述基板的第一表面上；以及
[0012]半导体器件或半导体芯片，位于所述第二导电层上，并且与所述第二导电层电连接。
[0013]优选地，所述第一导电层位于所述基板的第一表面，所述第一导电层为环状，围绕所述第二导电层，且所述第一导电层的内侧壁与所述第二导电层的外侧壁之间具有间隙。
[0014]优选地，所述第一导电层的内侧壁与所述第二导电层的外侧壁之间的距离d1满足：
[0015]d1>U
operation
/E
breakdown
‑
air/filler
[0016]其中，U
operation
为封装于半导体封装结构内的半导体器件或半导体芯片的工作电
压，E
breakdown
‑
air/filler
为围绕半导体器件或半导体芯片的介质中的击穿电场强度的最小值。
[0017]优选地，所述第一导电层位于所述基板的第二表面，所述第一导电层为板状，其中，所述基板的第二表面与所述基板的第一表面相对；所述第一导电层的面积大于所述基板的面积，所述第一导电层与所述第一嵌体密封连接后，所述基板位于所述空腔内。
[0018]优选地，还包括引脚，所述引脚的一端与所述第二导电层电连接，所述引脚的另一端延伸至所述半导体封装结构外部。
[0019]优选地，所述顶盖还包括第一通孔，所述引脚不与所述第二导电层电连接的一端穿过所述第一通孔延伸至所述半导体封装结构外部。
[0020]优选地，在所述顶盖的第二表面，所述第一通孔的侧壁向所述空腔内延伸。
[0021]优选地，所述第一通孔延伸至所述空腔内的侧壁的厚度d2满足：
[0022]d2>U
operation
/E
breakdown
‑
plastic
[0023]其中，U
operation
为封装于半导体封装结构内的半导体器件或半导体芯片的工作电压，E
breakdown
‑
plastic
为所述顶盖主体材料的击穿电场强度。
[0024]优选地，所述引脚与所述第一通孔的侧壁之间填充第三填充层。
[0025]优选地，所述第一嵌体为一体结构，贯穿所述框架主体的高度方向。
[0026]优选地，部分所述引脚嵌于所述框架主体内。
[0027]优选地，所述第一嵌体包括分体设置的两部分，其中一部分所述第一嵌体暴露于所述框架主体的第二端的表面，其中另一部分所述第一嵌体暴露于所述框架主体的第一端的表面。
[0028]优选地，其中一分部的所述第一嵌体与所述引脚之间的距离d4满足：
[0029]d4>U
operation
/E
breakdown
‑
plastic
[0030]其中另一部分的所述第一嵌体与所述引脚之间的距离d5满足：
[0031]d5>U
operation
/E
breakdown
‑
plastic
[0032]其中，U
operation
为封装于半导体封装结构内的半导体器件或半导体芯片的工作电压，E
breakdown
‑
plastic
为所述框架主体材料的击穿电场强度。
[0033]优选地，所述顶盖还包括：
[0034]第二通孔，位于靠近所述顶盖主体的第二表面的一侧；
[0035]第三通孔，位于靠近所述顶盖主体的第一表面的一侧；
[0036]所述第三通孔的孔径大于所述第二通孔的孔径，所述第二通孔和所述第三通孔相互连通贯穿所述顶盖主体；
[0037]在与所述第三通孔连通的一端，所述第二通孔的外壁外侧嵌有环状的第三嵌体，所述第三嵌体暴露于所述第三通孔的底部，所述第三嵌体围绕所述第二通孔；所述顶盖还包括密封板，所述密封板位于所述第三通孔内，并且与暴露于所述第三通孔的底部的第三嵌体密封连接。
[0038]优选地，所述顶盖还包括：
[0039]第二通孔，所述第二通孔贯穿所述顶盖主体；
[0040]在所述第二通孔的外壁外侧嵌有环状的第三嵌体，所述第三嵌体暴露于所述顶盖主体的第一表面，所述第三嵌体围绕所述第二通孔；
[0041]所述顶盖还包括：密封板，所述密封板位于所述顶盖主体的第一表面，并且与暴露
于所述顶盖主体的第一表面的所述第三嵌体密封连接。
[0042]优选地，在所述顶盖主体的第二表面，所述第二通孔的侧壁向所述空腔内延伸。
[0043]优选地，所述半导体器件或半导体芯片上，以及所述第二导电层上覆盖有第二填充层。
[0044]优选地，所述顶盖主体的第二表面覆盖第一填充层；在所述顶盖的第二表面，所述第二嵌体围绕所述第一填充层，且与所述第一填充层相互分离。
[0045]优选地，所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：底板，所述底板包括基板以及位于所述基板上的第一导电层；框架，所述框架包括框架主体以及嵌于所述框架主体内部的第一嵌体，所述框架主体和所述第一嵌体均呈环状，所述第一嵌体暴露于所述框架主体的两个端面；以及顶盖，所述顶盖包括顶盖主体以及嵌于所述顶盖主体内部的第二嵌体，所述第二嵌体暴露于所述顶盖主体的第二表面；其中，所述第一嵌体在所述框架的第二端与所述基板上的第一导电层密封连接，所述第一嵌体在所述框架的第一端与所述顶盖的第二嵌体密封连接，所述基板、所述框架以及所述顶盖包围形成一个空腔。2.根据权利要求1所述的半导体封装结构，其特征在于，所述基板上还包括：第二导电层，所述第二导电层位于所述基板的第一表面上；以及半导体器件或半导体芯片，位于所述第二导电层上，并且与所述第二导电层电连接。3.根据权利要求2所述的半导体封装结构，其特征在于，所述第一导电层位于所述基板的第一表面，所述第一导电层为环状，围绕所述第二导电层，且所述第一导电层的内侧壁与所述第二导电层的外侧壁之间具有间隙。4.根据权利要求3所述的半导体封装结构，其特征在于，所述第一导电层的内侧壁与所述第二导电层的外侧壁之间的距离d1满足：d1>U
operation
/E
breakdown
‑
air/filler
其中，U
operation
为封装于半导体封装结构内的半导体器件或半导体芯片的工作电压，E
breakdown
‑
air/filler
为围绕半导体器件或半导体芯片的介质中的击穿电场强度的最小值。5.根据权利要求2所述的半导体封装结构，其特征在于，所述第一导电层位于所述基板的第二表面，所述第一导电层为板状，其中，所述基板的第二表面与所述基板的第一表面相对；所述第一导电层的面积大于所述基板的面积，所述第一导电层与所述第一嵌体密封连接后，所述基板位于所述空腔内。6.根据权利要求4所述的半导体封装结构，其特征在于，还包括引脚，所述引脚的一端与所述第二导电层电连接，所述引脚的另一端延伸至所述半导体封装结构外部。7.根据权利要求6所述的半导体封装结构，其特征在于，所述顶盖还包括第一通孔，所述引脚不与所述第二导电层电连接的一端穿过所述第一通孔延伸至所述半导体封装结构外部。8.根据权利要求7所述的半导体封装结构，其特征在于，在所述顶盖的第二表面，所述第一通孔的侧壁向所述空腔内延伸。9.根据权利要求8所述的半导体封装结构，其特征在于，所述第一通孔延伸至所述空腔内的侧壁的厚度d2满足：d2>U
operation
/E
breakdown
‑
plastic
其中，U
operation
为封装于半导体封装结构内的半导体器件或半导体芯片的工作电压，E
breakdown
‑
plastic
为所述顶盖主体材料的击穿电场强度。10.根据权利要求7所述的半导体封装结构，其特征在于，所述引脚与所述第一通孔的侧壁之间填充第三填充层。11.根据权利要求7所述的半导体封装结构，其特征在于，所述第一嵌体为一体结构，贯

【专利技术属性】
技术研发人员：黄鸿阳，
申请(专利权)人：成都集佳科技有限公司，
类型：发明
国别省市：