半导体集成电路制造技术

一种半导体集成电路，在倒相电路的工作状态下，将端子（１８）、端子（１９）均设置为第一电源电位Ｖｄｄ１。在非工作状态下，将端子（１８）的电源电位降低到第二电源电位Ｖｄｄ２（Ｖｄｄ２＜＜Ｖｄｄ１）。此时，如果设倒相电路的输入信号是Ｈ电平的电位Ｖｄｄ２，则输出信号有必要保持工作状态下的接地电位（Ｌ电平）。为进行保持，有必要使ＰＭＯＳ晶体管的电导Ｇｐ和ＮＭＯＳ晶体管的电导Ｇｎ的关系为Ｇｐ＜Ｇｎ。因此，把ＰＭＯＳ晶体管的阱端子（１９）设置为比所述下降的电源电位Ｖｄｄ２还高的电位，保持Ｇｐ＜Ｇｎ。实现低耗电。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路。在同一图中，在倒相电路1的电源端子2和电源电位7之间连接有PMOS晶体管4(以下，简称为PMOS)，在倒相电路1的接地端子3和接地电位8之间连接有NMOS晶体管5(以下，简称为NMOS)。在制造阶段，把这些晶体管的阈值(绝对值)设置为比构成倒相电路1的晶体管的阈值还大。因此，当倒相电路1为非工作状态时，如同一图所示，通过使PMOS4、PMOS5截止，因为由同一晶体管限制了流到倒相电路1中的电流，所以能在非工作状态下使电流消耗降低。但是，在所述现有半导体集成电路中，通过断开PMOS4、PMOS5(使PMOS4、PMOS5截止)，从电源端子2以及接地端子3的电源电位7以及接地电位8观察，倒相电路1几乎开路，所以与输入信号6的电位无关，电源端子2和接地端子3由于倒相电路1的电流而向相同电位方向推移，最后变为相同电位。因此，现有半导体集成电路存在着以下所述问题即虽然减少了非工作状态下的消费电流，但是无法保持在工作状态下输出端子9设置的信号。为了达成以上所述目的，本专利技术着眼于以下所述的方面。下面进行具体说明。首先，说明在半导体集成电路的工作状态下，输出信号确定的样子。然后，说明为了在半导体集成电路的非工作状态下也能照原样保持工作状态的输出信号，构成电路的有源元件需要以何种状态存在。然后，如图4(a)、(b)所示，象使电源电位下降到晶体管的阈值电位Vt(绝对值)以下所述的电源电位的情况那样，当设置在作为一般的认识来说，因为工作电流微小(最大为数十)而认为晶体管不会工作那样的极低的电源电位时，表述在保持工作状态下的输出信号上成为问题的方面，并描述解决该问题的基本技术方案。在此，将逻辑电路的基本结构即由PMOS和NMOS所构成的倒相电路作为问题的焦点来加以说明。图2(a)是由PMOS10和NMOS11构成的倒相电路。当通过信号发生器13在倒相电路的输入端子12上输入从L电平(接地电位电平)向H电平(电源电位电平)转变的信号时，考虑PMOS10和NMOS11会转移为何种状态。如在表1中作为初始状态所示的那样，当输入信号从L电平转变为H电平后，NMOS11的电流In(从漏极端子流到源极端子的电流)与PMOS10的电流Ip(从源极端子流到漏极端子的电流)相比为足够大。在此考虑的电源电位是倒相电路在工作状态下，能实现设计上所希望的动作速度的电源电位，NMOS11的电流In与PMOS10的电流Ip相比有1000倍左右的差距。因此，NMOS11导通，而PMOS10断开(截止)。 因为初始状态下，Ip＜＜In，所以从负载电容14流出电流，与倒相电路的连接端子靠近接地电位，变为表1的最终状态。在最终状态下，Ip、In变为相等的值，倒相电路的输出端子变为L电平。象这样，之所以输出端子变为L电平，是因为从PMOS10的源极端子到漏极端子的电阻值Rp比从NMOS11的漏极端子到源极端子的电阻值Rn大。即在最终状态下，输出信号Vout1为Vout1＝Rn/(Rp+Rn)Vdd1→0(表达式1)即变为L电平。在此，Vdd1是第一电源电位。Rn/Rp近似为0。最终状态的输出信号由PMOS10和NMOS11的电阻值Rp、Rn决定。今后，使用更一般的表现，用这些电阻值Rp、Rn的倒数1/Rp、1/Rn即电导Gp、Gn来考虑。至此，说明了输入信号从L电平变为H电平的情形。在表1中，结合从H电平变为L电平时的初始状态和最终状态进行了表示。因为工作(动作)概要与以上所述的相同，所以省略其说明。下面，说明何谓输出信号丢失。在图3和图4中，以PMOS、NMOS的漏极端子和源极端子之间的电压Vds和电流Id为横轴和纵轴，表示了PMOS、NMOS的特性。在这些图中，为了在曲线图的第一象限表示PMOS、NMOS的特性，在PMOS中，使以漏极端子为基准的源极端子的电位与横轴对应，从源极端子流向漏极端子的电流与纵轴对应，在NMOS中，使以源极端子为基准的漏极端子的电位与横轴对应，从漏极端子流向源极端子的电流与纵轴对应。下面，在图5、图7和附图说明图10中，为了在曲线图的第一象限表示PMOS、NMOS的特性，也采用这样的约束。在图3中，同一图(c)所示的Non的曲线表示了处于同一图(a)的状态下的NMOS的电流特性。NMOS的栅极端子与漏极端子相连接。如果横轴的电压Vds下降，则如粗线所示的那样，表示呈近2次曲线形状的电流特性。另一方面，把处于同一图(b)的状态的NMOS的特性作为Noff表示。NMOS的栅极端子被提供了Vg1＞Vg2＞Vg3的不同的固定电位。该电流特性Noff的各特性曲线A、B、C的特质是相同的，在相等的电位Vds下，栅极端子的电位越大，则表示电流Id越大。但是，与栅极端子的电位Vg无关，如果电压Vds为0，则电流Id也为0。据此，考虑了对NMOS的栅极端子提供了电位Vdd2时的特性曲线是什么样子。但是，我们知道Non的曲线和栅极电位Vg为第一电源电位Vdd1时的同一图(b)的状态的曲线。首先，沿着电流曲线Non来寻找电压Vds变为电源电位Vdd2的点n21。该点相当于与表示了同一图(a)的状态的Id同时，在同一图(b)中从NMOS的源极端子到栅极端子的电位为Vdd2的状态。因此，同一图(b)的栅极端子为Vdd2时的特性曲线是通过点n21的曲线C。通过以上所述的步骤，能得到设置为任意的电位的栅极端子的NMOS的特性曲线。在此，当Vdd2＝0时，在Non曲线中，Vdd2＝Vds＝0的点与原点一致，所以同一图(b)的特性曲线在原点(Vds，Id)＝(0，0)，与Non曲线一致(变成图7所示的Non和Noff、Pon和Poff的关系)。以上，说明了NMOS，但PMOS也是同样的，所以在图3(d)～(f)中表示了与图3(a)～(c)所示的NMOS的情形同样的PMOS的情形，省略了详细的说明。图4(a)和(b)是用于理解倒相电路的PMOS、NMOS的状态的图。在同一图(b)中，表示了与图3(c)相同的电流特性曲线(第二电流特性)Non。在同一图(b)中，第一电源电位Vdd1是倒相电路的工作状态下的电源电压，本来，与非工作实施电源电压Vdd2(＜1/4Vdd1)有很大不同，但是在定性的特性上没有变化，所以为了容易理解，把第一电源电位Vdd1和第二电源电位Vdd2设置在附近的位置。倒相电路的电源电位是Vdd1，提供了Vdd1(相当于H电平)作为输入信号，因为在其初始状态下，输出信号是电源电位Vdd1，所以电源电位Vdd1时的Non曲线表示的电流Id流过NMOS。而在PMOS中，因为栅极端子是电源电位Vdd1，源极端子也是电源电位Vdd1，所以在认为流过的电流一般较小的同时，因为是处于图3(e)的状态的PMOS，所以如图4(b)所示，变成与图3(c)的曲线A类似的性质，变成用Poff表示的特性曲线(第一电流特性)。在初始状态下，流过PMOS的电流几乎为0。在此，初始状态的电流的关系为 Idp＜Idn (表达式2)所以，从图2以及表1的讨论可知输出信号变为L电平，在最终状态下，近似地为图4(a)的状态，Idp＝Idn＝Id1 (表达式3)在此，设PMOS的Id为Idp，NMOS的Id为Idn。PM本文档来自技高网...

【技术保护点】
一种半导体集成电路，具有电源端子、接地端子以及输出端子，作为构成元件包含有晶体管，其特征在于： 具有电导调整装置，该电导调整装置带有控制所述电源端子和输出端子之间以及所述接地端子和输出端子之间的至少一方的电导的控制端子； 在所述半导体集成电路的工作状态下，所述电源端子的电位被设置为第一电源电位； 在所述半导体集成电路的非工作状态下，所述电源端子的电位被设置为比所述第１电源电位低的第二电源电位，并且，所述电导调整装置按照所述电源端子的第二电源电位的设置，将所述控制端子的电位设置为给定电位，使之调整所述电源端子和输出端子之间以及所述接地端子和输出端子之间的至少一方的电导。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：楠本馨一，熊丸知之，安藤贵史，后藤哲治，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]