电平移动电路制造技术

本发明专利技术旨在提供这样的电平移动电路，即使低压信号的电压电平降低时，该电路也可稳定输出经电平变换的信号。为此，在数字信号在Ｎ沟道晶体管１５、１６源极处输入的ＣＭＯＳ电平移动电路中，Ｎ沟道晶体管１５、１６的栅极处被输入偏置电压Ｖｒｅｆ，该偏置电压Ｖｒｅｆ，高于数字信号的高电平电压，但低于数字信号的高电平电压加上Ｎ沟道晶体管１５、１６的阈值电压后的值。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路中在多个电源电压下工作的电平移动电路(电平变换电路)。电平移动电路100集成在LSI芯片上，它将从外部输入端子IN输入的低压信号电平移动至高压信号，经外部输出端子OUT输出。这里的低压信号，是以第一电源电压Vddl为高电平、0V为低电平的数字信号。并且，经电平移动的高压信号，是以第二电源电压Vddh为高电平、0V为低电平的数字信号。第一电源电压Vddl与第二电源电压Vddh，采用LSI内部电源电压中适当的电压。图4中，21是低压下工作的第一倒相器，22是低压下工作的第二倒相器。23是高压下工作的第一P沟道晶体管，24是高压下工作的第二P沟道晶体管，它们的衬底电极连接至源极。并且，25是高压下工作的第一N沟道晶体管，26是高压下工作的第二N沟道晶体管，它们的衬底电极分别连接至GND。参照图4，对传统的电平移动电路100的动作进行说明。首先，说明由外部输入端子IN施加的低压信号为L电平(0V)的情况。低压信号，经由第一倒相器21反相，由于结点n5被上拉至H电平(Vddl)，因此第一N沟道晶体管25的源极被加上H电平(Vddl)。此时，由于第一N沟道晶体管25的栅极上所加电压为H电平(Vddl)，第一N沟道晶体管25处于非导通状态。另一方面，因为在结点n5处分支的信号，经由第二倒相器22反相，结点n6被下拉至L电平(0V)，所以第二N沟道晶体管26的源极被加于L电平(0V)。此时，由于第二N沟道晶体管26的栅极上所加电压为H电平(Vddl)，第二N沟道晶体管26处于导通状态。因此，结点n8被下拉至L电平(0V)。并且，因为第一P沟道晶体管23的源极，被加上高压信号的H电平(Vddh)，第一P沟道晶体管23的栅极(结点n8)为L电平(0V)，所以第一P沟道晶体管23成为导通状态。因此，结点n7被上拉至H电平(Vddh)。并且，因为第二P沟道晶体管24的源极，被加上高压信号的H电平(Vddh)，第二P沟道晶体管24的栅极(结点n7)为H电平(0V)，所以第二P沟道晶体管24成为非导通状态。结果，外部输出端子OUT(结点n8)被稳定于L电平(0V)。接着，说明由外部输入端子IN施加的低压信号为H电平(Vddl)的情况。低压信号，经由第一倒相器21反相，结点n5被下拉至L电平(0V)，因此第一N沟道晶体管25的源极被加上L电平(0V)。此时，因为第一N沟道晶体管25的栅极上所加的电压为H电平(Vddl)，所以第一N沟道晶体管25处于导通状态。因此，结点n7被下拉至L电平(0V)。并且，因为第二P沟道晶体管24的源极被加于作为高压信号的H电平(Vddh)，第二P沟道晶体管24的栅极(结点n7)为L电平(0V)，所以第二P沟道晶体管24成为导通状态。因此，结点n8被上拉至H电平(Vddh)。另一方面，在结点n5处分支的信号，经由第二倒相器22反相，结点n6被上拉至H电平(Vddl)，所以第二N沟道晶体管26的源极被加于H电平(Vddl)。此时，由于第二N沟道晶体管26的栅极上所加的电压为H电平(Vddl)，第二N沟道晶体管处于非导通状态。并且，因为第一P沟道晶体管23的源极，被加上H电平(Vddh)的电压，第一P沟道晶体管23的栅极(结点n8)为H电平(Vddh)，所以第一P沟道晶体管23成为非导通状态。结果，外部输出端子OUT(结点n8)被稳定于H电平(Vddh)。如此，传统的电平移动电路100，可以改变输入的低压信号的电平，然后作为高压信号输出。另外，当电源电压Vddl降低至1.0V左右时，第一与第二N沟道晶体管25、26就不能工作。这是由于输入至第一和第二N沟道晶体管25、26栅极的电源电压Vddl，接近于第一和第二N沟道晶体管25、26的栅极的阈值电压。因此，传统的电平移动电路100存在这样的问题在电源电压Vddl过分低时，就不能工作。鉴于上述情况，本专利技术旨在提供在低压信号的电压电平低下的场合，也可稳定输出电平变换信号的电平移动电路。(解决上述课题的手段)本专利技术的电平移动电路，N沟道晶体管的源极，在输入数字信号的CMOS电平移动电路中，给所述N沟道晶体管的栅极输入偏置电压，所述偏置电压，高于所述数字信号的高电平的电压，并且低于所述数字信号的高电平电压加上所述N沟道晶体管的阈值电压后的值。这样，即使当所述数字信号的电压低时，也可使所述N沟道晶体管工作，实现可以将输入信号电平变换后输出的电平移动电路。最好，所述偏置电压是电源电压之一。这样，就可以不用增加新的电压，而采用已有的电源电压使N沟道晶体管工作。并且，本专利技术的其他电平移动电路，是设有第一N沟道晶体管、第二N沟道晶体管、第一P沟道晶体管和第二P沟道晶体管的CMOS电平移动电路；第一N沟道晶体管的漏极，跟所述第一P沟道晶体管的漏极与所述第二P沟道晶体管的栅极连接；第二N沟道晶体管的漏极，跟所述第二P沟道晶体管的漏极、所述第一P沟道晶体管的栅极与外部输出端子连接。并且，给第一N沟道晶体管的源极输入从外部输入端子输入的、将第一电源电压设于高电平、接地电压设于低电平的数字信号的反相信号，给第二N沟道晶体管的源极输入所述数字信号。而且，给所述第一N沟道晶体管与所述第二N沟道晶体管的栅极，分别输入高于第一电源电压但低于第一电源电压加上所述第一N沟道晶体管与所述第二N沟道晶体管的阈值电压的值的偏置电压。另一方面，给第一P沟道晶体管与第二P沟道晶体管的源极分别输入第二电源电压。这样，即使在所述第一电源电压低的场合，也可以使所述第一与第二N沟道晶体管工作。因此，可以实现即使第一电源电压低时也能变换输入信号电平后进行输出的电平移动电路。最好，所述偏置电压采用比所述第一电源电压与所述第二电源电压都高的第三电源电压。这样，即使所述第一电源电压与所述第二电源电压之差小的场合，也不用加上新的电压，而可采用已有的电源电压使N沟道晶体管工作。并且最好，所述偏置电压，是中间电压发生电路的输出，所述中间电压发生电路，是包含其栅极连接所述第一电源电压的第三P沟道晶体管的源极输出电路。这样，不用增加使用的电源电压，就可使所要的所述偏置电压产生。并且最好，所述第一N沟道晶体管的衬底电极与所述第二N沟道晶体管的衬底电极上加的电压，不大于接地电压，将所述电压之一或它们二者的值设置得低于接地电压。这样，所述第一N沟道晶体管与所述第二N沟道晶体管分别导通时，由于阈值电压变低，可使工作速度提高；而不导通时，由于阈值电压变高，可使漏电流减少，耗电降低。并且最好具有这样的结构加在所述第一N沟道晶体管的衬底电极上的电压，当所述第一N沟道晶体管导通时低于接地电压，而当所述第一N沟道晶体管不导通时等于接地电压，加在所述第二N沟道晶体管的衬底电极上的电压低于所述第二N沟道晶体管导通时的接地电压，所述第二N沟道晶体管在不导通时成为接地电压。这样，由于所述第一N沟道晶体管与所述第二N沟道晶体管在导通时分别比阈值电压更低，可使工作速度提高；在不导通时，由于比阈值电压更高，可以减少漏电流，降低电耗。图2是本专利技术实施例2的电平移动电路的电路图。图3是本专利技术实施例3的电平移动电路的电路图。图4是传统的电平移动电路的电路图。(符号说明)10、20、30、100电平移动电路11、21第一倒相本文档来自技高网...

【技术保护点】
在Ｎ沟道晶体管的源极处输入数字信号的ＣＭＯＳ电平移动电路，其特征在于： 在所述Ｎ沟道晶体管的栅极处输入偏置电压，所述偏置电压高于所述数字信号的高电平电压，并低于所述数字信号的高电平电压加上所述Ｎ沟道晶体管的阈值电压后的值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：西村英敏，祗园雅弘，生驹平治，野尻尚纪，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]