一种高性能数字输出端口电路制造技术

一种高性能数字输出端口电路，高性能数字输出端口电路包括新型快速低转高电平转换电路、新型抗地弹效应输出驱动电路。通过改进传统低转高电平转换单元，解决了传统结构上升沿与下降沿不对称的问题，降低了电平转换单元的延时功耗积，改善了输出端日的传输性能；同时，增加了抗地弹效应电路，降低了端日的同步开关噪声(SSN)，提高了端日输出信号的传输质量。

A high performance digital output port circuit

A high performance digital output port circuit, high performance digital output port circuit, including a new fast low conversion high level conversion circuit, a new type of ground bounce effect output drive circuit. By improving the traditional low to high level conversion unit, to solve the traditional structure of rising and falling edges of asymmetry, lower level conversion unit, the delay power product, improve the transmission performance of the output end of the day; at the same time, increase the anti bounce effect of circuit, reduces the simultaneous switching noise (SSN), the end of the day to improve the transmission quality of the output signal of the end of day.

【技术实现步骤摘要】
一种高性能数字输出端口电路所属
本专利技术涉及一种高性能数字输出端口电路，适用于电源域领域。
技术介绍
在多电源域系统中，数字输出端日主要实现低电源域到高电源域逻辑之间的电平转换以及提供输出驱动能力等功能.数字输出端日的速度、功耗与噪声性能是高速、低电压、低功耗系统设计的重要环节。传统多电源系统数字输出端口主要包括电平转换和输出驱动2个部分。其中，数字输出端日用于实现系统内部的1.8V逻辑信号到端日3.3V信号的切换；输出驱动实现对信号的输出，中传统低转高电平转换单元为了解决上拉、下拉竞争的问题，需设计NMOS管的尺寸为PMOS管的4倍左右，从而使输出存在上升沿与下降沿的严重不对称。因此，传统的电平转换电路结构存在较大的延时功耗积。而使电平转换的上升沿与下降沿对称能有效降低电平转换电路的延时功耗积，提升端口的传输性能。但电源线上会产生SSN噪声，当这个电压波动的值足够大时，就会影响信号的完整性导致寄存器和逻辑电路的误触发，恶化时钟性能(时钟脉冲漏失或增插)等，降低单个端口的地弹噪声电压Vg可以有效降低SSN噪声电压NVg，抑制端口对系统电源及地的干扰，同时提高输出信号的质量。随着电路规模的增大，工作频率的增加，如何有效降低高速开关电路的SSN噪声已成为提升系统性能的关键。
技术实现思路
本专利技术提供一种高性能数字输出端口电路，电路解决了传统结构上升沿与下降沿不对称的问题，降低了电平转换单元的延时功耗积，改善了输出端日的传输性能，降低了端日的同步开关噪声(SSN)，提高了端日输出信号的传输质量。本专利技术所采用的技术方案是：高性能数字输出端口电路包括新型快速低转高电平转换电路、新型抗地弹效应输出驱动电路。通过改进传统低转高电平转换单元，解决了传统结构上升沿与下降沿不对称的问题，降低了电平转换单元的延时功耗积，改善了输出端日的传输性能；同时，增加了抗地弹效应电路，降低了端日的同步开关噪声(SSN)，提高了端日输出信号的传输质量。所述新型快速低转高电平转换电路中，其实线部分为传统电平转换电路，M1和M2为低阈值NMOS,M3～M6构成保护M1与M2的耐压单元，M7和M8为高阈值PMOS。电路增加了加速上拉单元，即虚线部分，其中，M11/M12管在VDL/VDR下拉时关闭，不与M1/M2管构成竞争；而在VDL/VDR上拉时开启，提升电路的上拉能力，从而达到在增强上拉的同时，不用同时增强下拉来对抗上拉竞争的目的，降低了提升转换速度所需的功耗，有效降低了功耗延时积，设计M11/M12管尺寸为M7/M8管9倍即可使上拉能力与下拉能力相当。所述新型抗地弹效应输出驱动电路主要包括控制逻辑和输出驱动2部分，其中，MP1管和MN1管为输出驱动管，MP2管和MN2管为输出续流管，驱动管的尺寸远大于续流管，该结构利用PMOS控制逻辑模块和NMOS控制逻辑模块对输出电压采样，实现对输出管的切换。当输出电路输出信号由高电平向低电平转换时，连接预驱动上、下节点(A,D)的电压由高电平转向低电平，此时MP1管和MP2管关断.同时节点(D)的信号通过反相器以及传输门传输到MN1管的栅极，MN1开启，输出电路输出电压开始下降；通过对输出信号采样，关断传输门，即关断大尺寸管MN1，同时开启小尺寸管MN2，此时，大尺寸管MN1上出现一个大的负电流变化率，小尺寸管MN2上出现一个小正电流变化率，有效的降低了整体的电流变化率，同时本结构采用大尺寸管MN1提供大的泄放电流，采用小尺寸管MN2续流，满足了电路对于延时的要求。本专利技术的有益效果是：电路结构紧凑，降低了电平转换单元的延时功耗积，改善了输出端日的传输性能；降低了端日的同步开关噪声(SSN)，提高了端日输出信号的传输质量。附图说明下面结合附图和实施例对本专利技术进一步说明。图1是本专利技术的新型快速低转高电平转换单元。图2是本专利技术的新型抗地弹效应输出驱动电路。具体实施方式下面结合附图和实施例对本专利技术作进一步说明。如图1，新型快速低转高电平转换电路中，其实线部分为传统电平转换电路，M1和M2为低阈值NMOS,M3～M6构成保护M1与M2的耐压单元，M7和M8为高阈值PMOS。电路增加了加速上拉单元，即虚线部分，其中，M11/M12管在VDL/VDR下拉时关闭，不与M1/M2管构成竞争；而在VDL/VDR上拉时开启，提升电路的上拉能力，从而达到在增强上拉的同时，不用同时增强下拉来对抗上拉竞争的目的，降低了提升转换速度所需的功耗，有效降低了功耗延时积，设计M11/M12管尺寸为M7/M8管9倍即可使上拉能力与下拉能力相当。如图2，新型抗地弹效应输出驱动电路主要包括控制逻辑和输出驱动2部分，其中，MP1管和MN1管为输出驱动管，MP2管和MN2管为输出续流管，驱动管的尺寸远大于续流管，该结构利用PMOS控制逻辑模块和NMOS控制逻辑模块对输出电压采样，实现对输出管的切换。当输出电路输出信号由高电平向低电平转换时，连接预驱动上、下节点(A,D)的电压由高电平转向低电平，此时MP1管和MP2管关断.同时节点(D)的信号通过反相器以及传输门传输到MN1管的栅极，MN1开启，输出电路输出电压开始下降；通过对输出信号采样，关断传输门，即关断大尺寸管MN1，同时开启小尺寸管MN2，此时，大尺寸管MN1上出现一个大的负电流变化率，小尺寸管MN2上出现一个小正电流变化率，有效的降低了整体的电流变化率，同时本结构采用大尺寸管MN1提供大的泄放电流，采用小尺寸管MN2续流，满足了电路对于延时的要求。本文档来自技高网...

【技术保护点】
一种高性能数字输出端口电路，其特征是：所述的高性能数字输出端口电路包括新型快速低转高电平转换电路、新型抗地弹效应输出驱动电路。

【技术特征摘要】
1.一种高性能数字输出端口电路，其特征是：所述的高性能数字输出端口电路包括新型快速低转高电平转换电路、新型抗地弹效应输出驱动电路。2.根据权利要求1所述的一种高性能数字输出端口电路，其特征是：所述新型快速低转高电平转换电路中，M1和M2为低阈值NMOS,M3～M6构成保护M1与M2的耐压单元，M7和M8为高阈值PMOS。3.根据权利要求1所述的一种高性能数字输出端口电路，其特征是：所述的新型快速低转高电平转换电路增加了加速上拉单元，M11/M12管在VDL/VDR下拉时关闭，不与M1/M2管构成竞争。4.根据权利要求1所述的一种高性能数字输出端口电路，其特征是：所述的新型快速低转高电平转换电路中，M11/M12管在VDL/VDR上拉时开启，提升电路的上拉能力，从而达到在增强上拉的同时，不用...

【专利技术属性】
技术研发人员：韩会义，
申请(专利权)人：韩会义，
类型：发明
国别省市：辽宁,21