电平移动电路制造技术

提供一种单端输出形式的电平移动电路，可改善伴随低电压时的电压电平移动工作的延迟时间的增大并且还能抑制电路的占有面积增大。利用ＣＭＯＳ结构，设置单独驱动各ＭＯＳ晶体管的栅极的类型的第１及第２倒相器（３００、２００），将第１倒相器（３００）作为电平变换装置使用。利用电压控制电路（ＣＯＮＴ１）强制地使从第１倒相器（３００）的输出节点（ｎｏ１）输出的第１控制信号（ＣＳ１）的电压电平下降，加速第２倒相器（２００）的工作，其结果，加速第１倒相器（３００）的输出信号的电平反转。此外，使各晶体管的电流能力的平衡最佳化，特别地，缩小构成第２倒相器（２００）的晶体管的尺寸，抑制电路面积的增大。

【技术实现步骤摘要】

本专利技术涉及一种电平移动电路，特别是涉及一种即使在输入电压为低电压的情况下，也能抑制面积增大且能够高速地逻辑反转的电平移动电路。
技术介绍
为了使搭载在芯片上的电路小面积化或确保工作裕量，在同一芯片内的电路或多个芯片间电源电压的电压电平存在差异。这种情况下，使用电平移动电路变换控制信号的电压电平，但为了电源电压的电压电平之差加大或在变化时也能使电路工作稳定，就需要保证定时裕量。 图18是表示现有的电平移动电路的一个例子的结构的电路图。 在图18中，参照符号100是设置在电平移动(level shift)电路的前级的输入缓冲器(输入和输出同相)。该输入缓冲器100是利用电源电压V1工作的电路，输入Vin时，输出同相的信号VSIN。该信号VSIN成为电平移动电路的输入信号。 此外，为了使电平移动电路的输出信号(VSO)与输入信号VSIN同相，设置用于输出电平移动的输出信号VSO的倒相器(inverter)INV2，但作为电平移动电路不是必需的电路元素。该倒相器INV2利用电源电压V2工作。 电平移动电路包括由串联连接在高电平的电源电位(V2)和共同电位(V3地)之间的、N型MOS晶体管Mn1、P型MOS晶体管Mp1构成的第1倒相器300；由串联连接在高电平的电源电位(V2)和共同电位(V3地)之间的、N型MOS晶体管Mn2、P型MOS晶体管Mp2构成的第2倒相器200；将使输入信号VSIN的电压电平反转的信号VSINB提供给N型MOS晶体管Mn2的、由电源电压V1工作的倒相器INV1的双端输出的电路形式(输出信号是2个的电路形式)的电路。 此外，图中no1是构成第1倒相器300的N型MOS晶体管Mn1和P型MOS晶体管Mp1的共同连接点。同样地，no2是构成第2倒相器200的N型MOS晶体管Mn2和P型MOS晶体管Mp2的共同连接点。 此外，图中的CS1是从第1倒相器300输出的、提供给第2倒相器200的高电位侧的PMOS晶体管Mp2的第1控制信号。同样地，CS2是从第2倒相器200输出的、提供给第1倒相器300的高电位侧的PMOS晶体管Mp1的第2控制信号。 图20是用于使图18的电平移动电路的基本结构和工作容易理解的图18的电平移动电路的等效电路图。图20的电路和图18的电路虽然是完全相同的电路，但在图20中，认识接收输入信号而生成1个输出信号的单端输出型的电平移动电路从而改变了记载形式，并且以易于理解地记载了由多个倒相器的组合构成电平移动电路的部分。 如图20所示，简要地，图18的电平移动电路是由串联连接在高电平的电源电位(V1)和低电平的共同电位(V3接地电位，也可记载为VSS)之间的PMOS晶体管(Mp1)和NMOS晶体管(Mn1)构成第1倒相器300；对应输入信号(VSIN)使PMOS晶体管(Mp1)和NMOS晶体管(Mn1)互补地导通(导通时的PMOS晶体管(Mp1)及NMOS晶体管(Mn1)饱和)；从这些晶体管的共同的连接点(no1)输出(实质上)等于电源电位(V2、V3)的电压电平的H(高电平)/L(低电平)的信号的、使输出信号的电压电平在电源电压间进行最大振荡的这一类型的电平移动电路。 第1倒相器300虽然是CMOS构成的倒相器，但NMOS晶体管Mn1、PMOS晶体管Mp1的栅极不是共同化，单独驱动各晶体管。即，NMOS晶体管Mn1由输入信号VSIN直接驱动。PMOS晶体管Mp1由倒相器INV1和第2倒相器200对输入信号VSIN的电压电平进行电平反转而获得的信号驱动。第2倒相器200与第1倒相器300结构相同，由NMOS晶体管Mn2和PMOS晶体管Mp2构成，从这些晶体管的共同连接点(no2)输出第2控制信号(CS2)。 第2倒相器200在将电平移动电路作为单端输出电路使用的情况下，与输入信号的电平变换没有直接的关系，进行所谓高速化第1倒相器300的工作(即加速PMOS晶体管Mp1的导通)的辅助工作。 构成第2倒相器200的NMOS晶体管Mn2由利用倒相器INV1使输入信号VSIN的电压电平反转的信号驱动。PMOS晶体管Mp2由来自第1倒相器300的第1控制信号(CS1第1倒相器300的变换输出信号)驱动。 图20中，第1及第2控制信号CS1、CS2的路径用粗线表示。此外，在图20中记载了当设置在电平移动电路的前级的缓冲器100的输入信号的电压电平为H或L时电平移动电路的各部分的电压电平是如何变化的。 接着，具体说明图18(图19)的电平移动电路的电路工作。 在下面的说明中，适当参照图19的时序图。图19是表示图18的电平移动电路的VSIN、VSINB、VSO各信号的电压的变化及no1、no2中的电压的变化的时序图。 首先，说明V2-V1之差小时的情况。该情况下的各部分的电压变化用实线示出。在时刻T1，输入信号VSIN从L向H转移时，VISB从H向L转移。由此，Mn1成为导通状态，Mn2成为非导通状态。此时，由于Mp1是导通状态，Mp2是非导通状态，按照Mn1的漏极电流能力Idsn1和Mp1的漏极电流能力Idsp1的大小关系，no1从H向L转移。 随着no1的逻辑反转，在时刻T2，Mp2成为导通状态，在no2从L向H转移的同时，INV2也从L向H转移。此外，在时刻T4，VSIN从H向L转移时，VSINB从L向H转移。由此，Mn1成为非导通状态，Mn2成为导通状态。此时，由于Mp1是非导通状态，Mp2是导通状态，按照Mn2的漏极电流能力Idsn2和Mp2的漏极电流能力Idsp2的大小关系，no2从H向L转移。随着no2的逻辑反转，在时刻T5，Mp1成为导通状态，no1从L向H转移。由此，在时间T6，INV2从H向L转移。 如所述所记载的，现有技术中逻辑反转时，根据成为导通状态的Mn1和Mp1的漏极电流之差或Mn2和Mp2的漏极电流之差，使no1、no2的电位从H变成L，由此开始工作。 为此，因V1的下降或V2上升等V2-V1之差变大时，用于使no1、no2的电位从H向L转移的时间增加，逻辑反转的时间增加，与此同时，上升时间Tr2和下降时间Tf2的延迟量也变化。图19中，V1下降时的电压的变化用虚线表示。表示电源电位V1下降，与电源电压V2之差变大时，各信号的电位变化中产生大的延迟。 再有，图18中示出的结构的电平移动电路记载在本专利技术者的专利技术的专利文献1的图14(a)中。 特开2004-153524号公报
技术实现思路
在图18的电平移动电路，当V2-V1之差大时，如上所述，电平移动电路的输入到输出的延迟变大，并且相对于输入信号从L转移成H时的输出信号的延迟时间，输入信号从H向L转移时的输出信号的延迟时间变大。 在此，考虑通过图18的电平移动电路产生由多级升压单元产生超过电源电压的电压的升压电路的控制时钟的情况。此时，有必要将从低电源(V1)类的电路输出的原时钟的电压电平提高到对应于足以控制电荷泵电路的工作的高电源(V2)类的电路的电压电平上。 在低电源类电路中，近年来由于显著推进电源电压的降低，所以存在V1-V2间的电位差扩大的趋势。此外，控制多个升压单元的各个工作的控制时钟是高精度地控制定时的多相时钟。因此，原时钟信号的电平变换本文档来自技高网...

【技术保护点】
一种电平移动电路，包括：作为变换输入信号（ＶＳＩＮ）的电压电平的电平变换装置起作用的第１倒相器（３００），输入使所述第１倒相器（３００）的输入信号的电压电平反转的信号的第２倒相器（２００）；从所述第１倒相器的输出节点（ｎｏ１）输出控制所述第２倒相器的工作的第１控制信号（ＣＳ１），此外，从所述第２倒相器（２００）的输出节点（ｎｏ２）输出控制所述第１倒相器（３００）的工作的第２控制信号（ＣＳ２）；其中该电平移动电路还具有：使所述第１控制信号（ＣＳ１）的电压电平下降到能够使 所述第２倒相器（２００）的输出信号的电平反转的电平的电压控制电路（ＣＯＮＴ１）；所述第１控制信号（ＣＳ１）通过所述电压控制电路（ＣＯＮＴ１）提供给所述第２倒相器（２００）。

【技术特征摘要】
JP 2005-12-22 370469/05;JP 2006-12-21 344951/061.一种电平移动电路，包括作为变换输入信号(VSIN)的电压电平的电平变换装置起作用的第1倒相器(300)，输入使所述第1倒相器(300)的输入信号的电压电平反转的信号的第2倒相器(200)；从所述第1倒相器的输出节点(no1)输出控制所述第2倒相器的工作的第1控制信号(CS1)，此外，从所述第2倒相器(200)的输出节点(no2)输出控制所述第1倒相器(300)的工作的第2控制信号(CS2)；其中该电平移动电路还具有使所述第1控制信号(CS1)的电压电平下降到能够使所述第2倒相器(200)的输出信号的电平反转的电平的电压控制电路(CONT1)；所述第1控制信号(CS1)通过所述电压控制电路(CONT1)提供给所述第2倒相器(200)。2.权利要求1所述的电平移动电路，其中，所述第1倒相器(300)由串联连接在电源电压间的、导电类型不同的第1及第2MOS晶体管(Mn1、Mp1)构成，该第1及第2晶体管的一个由所述输入信号(VSIN)直接驱动，另一个由从所述第2倒相器(200)输出的所述第2控制信号驱动，由此，互补地驱动所述第1及第2MOS晶体管(Mn1、Mp1)，从这些MOS晶体管的共同连接点(no1)输出所述第1倒相器(300)的输出信号(VSO)及所述第1控制信号(CS1)；所述第2倒相器(200)由串联连接在电源电压间的、导电类型不同的第3及第4MOS晶体管(Mn2、Mp2)构成，该第3及第4晶体管的一个由使所述输入信号(VSIN)的电压电平反转的信号驱动，另一个由利用所述电压控制电路(CONT1)降低电压电平的所述第1控制信号(CS1)驱动，由此，互补地驱动所述第3及第4MOS晶体管(Mn2、Mp2)，从这些MOS晶体管的共同连接点(no2)输出所述第2控制信号(CS2)。3.如权利要求1所述的电平移动电路，其中，所述输入信号是从在第1电源电位(V1)及共同电位(V3)间工作的电路输出的信号(VSIN)；所述第1倒相器(300)由串联连接在第2电源电位(V2)及所述共同电源电位(V3)间的、第1NMOS晶体管(Mn1)及第1PMOS晶体管(Mp1)构成，所述第1NMOS晶体管(Mn1)及所述第1PMOS晶体管(Mp1)的一个由所述输入信号(VSIN)直接驱动，另一个由从所述第2倒相器(200)输出的所述第2控制信号(CS2)驱动；所述第2倒相器(200)由串联连接在所述第2电源电位(V2)及所述共同电源电位(V3)间的、第2NMOS晶体管(Mn2)及第2PMOS晶体管(Mp2)构成，所述第2NMOS晶体管(Mn2)及所述第2PMOS晶体管(Mp2)的一个由使所述输入信号(VSIN)的电压电平反转的信号驱动，另一个由经过所述电压控制电路(CONT1)的所述第1控制信号(CS1)驱动。4.如权利要求3所述的电平移动电路，其中，当所述输入信号(VSIN)从L(低电平)变为H(高电平)时，所述电压控制电路(CONT1)使从所述第1倒相器(300)输出的所述第1控制信号(CSI)的电压电平下降，此时的电压下降量是构成所述第2倒相器(200)的所述第2PMOS晶体管(Mp2)的阈值电压的绝对值以上，对所述第2PMOS晶体管(Mp2)提供该电压下降的所述第1控制信号(CS1)，由此，...

【专利技术属性】
技术研发人员：山平征二，森俊树，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]