本发明专利技术是关于一种差分信号接口电路，用于通讯电路中芯片与芯片的高速数据传输，主要包括可配置运放、电平转换电路、双转单电路，其中外部差分信号ＩＮＰ和ＩＮＮ输入到可配置运放中，同时外部控制信号ＥＮ１、ＥＮ２和参考电压ＶＮＲＥＦ输入到可配置运放中；可配置运放输出一组差分信号输入到电平转换电路中；外部输入高电压的电源ＶＤＤＨ同时输入可配置运放和电平转换电路中；电平转换电路输出一组差分信号进入到双转单电路中；双转单电路输出单端信号。这种接口电路通过配置不同的工作模式可以兼容ＬＶＤＳ和ＬＶＰＥＣＬ等不同类型的输入信号并将其转换成ＣＭＯＳ逻辑信号，通过芯片内部配置可以分别适用于ＬＶＤＳ或者ＬＶＰＥＣＬ电平的输入信号，同时可以配置其使用时的连接方式。
【技术实现步骤摘要】
本专利技术涉及一种应用于通讯电路中芯片与芯片的高速数据传输的差分信号接口电路，通过配置不同的工作模式可以兼容LVDS和LVPECL等不同类型的输入信号并将其转换成CMOS逻辑信号。
技术介绍
随着通讯技术的发展，芯片间的数据传输速度越来越快，现在差分信号的使用也越来越广泛。差分信号的优点一个是其幅度较小，可以使数据传输速度最大化。另外就是差分信号具有抗干扰、抗噪声性能。在通讯领域，使用最多的差分信号就是LVDS和LVPECL信号。其中，LVDS是指低压差分信号，low-voltage differential signal；LVPECL是指低压正射极耦合逻辑信号，low-voltage positive emitter-coupled logic。这两种信号的电平设置都由相关的国际标准进行定义，一般是针对电源电压为2.5V或者3.3V来制定的。另一方面，随着现在集成电路工艺的发展，为了增加芯片的集成度和降低成本，目前CMOS工艺的主流线宽为0.13um，而且内部器件工作的电源电压也持续减小到了1.2V，这样就可以在降低沟道上面的最大场强，增加器件可靠性的同时还可以降低芯片的功耗。由于大部分芯片内部为CMOS数字电路，单极性的CMOS逻辑电路，不能直接处理差分信号，只能处理CMOS逻辑信号，因此在芯片的端口需要将芯片外部输入的3.3V/2.5V差分信号转化出1.2V的CMOS逻辑信号。在目前关于接口电路的国内专利中，没有发现有类似的LVDS或者LVPECL接口电路专利。而在国外专利中，类似的接口电路均没有电平转换的功能，且对输入不同电平类型信号的处理采用不同的模块，根据需要选择使用的模块或者只能处理单一类型的信号。比如美国专利US6462852中的技术能够同时处理LVDS和CML类型的输入信号，并且配备了AC耦合和DC耦合两种可选的连接方式，其结构示意图如图1所示。该专利采用了CMLREC接收模块和STIREC来分别处理输入的CML信号和LVDS信号，在输出端采用一个MUX进行选择输出信号。从该美国专利中描述CMLREC/STIREC模块内部电路的结构知，这些模块使用了MOS器件和双极型晶体管，因此实现该专利必须采用复杂的BiCMOS工艺。综合而言，美国专利US6462852具有以下不足 1.采用两个模块分别处理输入的不同类型信号，使电路复杂化；2.没有内置从高电源电压信号转化到低电源电压信号的电平转换电路，使专利的使用范围变小，已经不适用目前工艺向亚微米工艺发展的需要；3.采用BiCMOS工艺实现，使成本增加，而且不能使用在现代化的CMOS工艺中。另外，美国专利US2004/0174191A1描述一个结构简单的LVDS接收器电路，如图2所示。从专利描述中知，该专利只能接收LVDS信号，而且没有电平转换的功能。
技术实现思路
本专利技术的目的是针对现有技术的不足，提供一种高速的能够进行电平转换的接口电路，通过芯片内部配置可以分别适用于LVDS或者LVPECL电平的输入信号，同时可以配置其使用时的连接方式。为了实现上述专利技术目的，本专利技术提出了一种差分信号接口电路，主要包括可配置运放101、电平转换电路102、双转单电路103。接口电路的具体连接如下外部差分信号INP和INN输入到可配置运放101中，同时外部控制信号EN1、EN2和参考电压VNREF输入到可配置运放101中；可配置运放101输出一组差分信号111和112输入到电平转换电路102中；外部输入高电压的电源VDDH同时输入可配置运放101和电平转换电路102中；电平转换电路102输出一组差分信号113和114进入到双转单电路103中；双转单电路103输出单端信号115。双转单电路103的输出单端信号115输出到缓冲电路104中，输出缓冲电路104输出信号OUT。这个输出缓冲电路104是为不同的负载提供足够的驱动能力。外部输入低电压的电源VDDL同时输入到双转单电路103和输出缓冲电路104中；外部电压VSS输入到这四个电路，可配置运放101、电平转换电路102、双转单电路103和输出缓冲电路104中作为参考地；这样整个系统就得到芯片内部电路能进行处理的CMOS电平信号OUT。可配置运放101由外部输入的高电压VDDH作为电源供电，从而能适应外部输入差分信号INP和INN的电平需要。外部输入的差分信号INP和INN可以是LVDS电平，也可以是LVPECL电平。上述技术方案中，可配置运放101内部包含了很多阻抗匹配和直流工作点设置电路，根据输入差分信号INP和INN的电平形式，输入控制信号EN1和EN2的配置方式以及外接匹配电阻的连接方法来实现不同的电平信号输入。当EN1为高电平，EN2为高电平时，不用外接匹配电阻就适用于使用LVDS的差分信号INP和INN；当EN1为高电平，EN2为低电平时，适用于DC耦合LVPECL的差分信号INP和INN，此时需要外接匹配电阻来设定输入差分信号INP和INN的直流工作点和达到阻抗匹配；当EN1为低电平，EN2为高电平时，不用外接匹配电阻就适用于AC耦合LVPECL的差分信号INP和INN；当EN1为低电平，EN2为低电平时，适用于AC耦合LVPECL的差分信号INP和INN，需要在INP和INN之间外接并联电阻来达到阻抗匹配的目的。可配置运放101的输出信号111和112为一对差分信号，其直流工作点是相对于芯片外部高电源电压VDDH而设定的。为了使信号111和112适合于芯片内部低电源电压VDDL的使用要求，需要对输出信号111和112进行电平转换。电平转换电路102将输入信号111和112的共模电压从适用于高电源电压VDDH降低到适用于低电源电压VDDL，这样电平转换电路102的输出差分信号113和114的电平范围就会适合内部低压CMOS器件的需要了。在芯片内部对信号进行处理一般采用的是单端CMOS信号，因此还需要将电平转换电路102输出的差分信号113和114进行信号转换。差分信号113和114首先进行双转单电路103，将适合VDDL的差分信号113和114转换成单端信号115，再通过输出缓冲电路104将信号115进行放大，使之达到适合内部核心电路电源电压VDDL需要的CMOS电平，作为信号OUT输出内部电路。借由上述技术方案，本专利技术一种差分信号接口电路至少具有下列优点及有益效果1、通过配置控制信号EN1和EN2，可以分别适合于LVDS或者LVPECL输入信号，这样可以根据输入信号情况灵活配置；2、内部包含了匹配电阻，可以减少使用时外接元器件数目，简化使用时的电路结构；3、具有电平转换功能，可以将片外高电源电压的信号转换成芯片内部低电源电压的信号，这样可以减小芯片内部核心电路的工作电压，降低芯片的功耗；4、工作速率高，可以达到622MHz，这对LVDS/LVPECL时钟信号是很高的频率。附图说明图1是美国专利US6462852的电路示意图；图2是美国专利US2004/0174191A1的电路示意图；图3是本专利技术差分信号接口电路的结构图；图4是本专利技术实施例的电路结构图； 图5是图4中控制信号转换电路X201和X202的具体电路图；图6是图4中传输门TG1的电路图；图7是图4中可配置运放101配置成EN本文档来自技高网...
【技术保护点】
一种差分信号接口电路，其特征在于：包括可配置运放（１０１）、电平转换电路（１０２）、以及双转单电路（１０３），其中，外部差分信号ＩＮＰ、ＩＮＮ输入到可配置运放（１０１）中，同时外部控制信号ＥＮ１、ＥＮ２和参考电压ＶＮＲＥＦ输 入到可配置运放１０１中；可配置运放（１０１）输出一组差分信号（１１１、１１２）并输入到电平转换电路（１０２）中；外部输入高电压的电源ＶＤＤＨ同时输入可配置运放（１０１）和电平转换电路（１０２）中；电平转换电路（１０２）输出一 组差分信号（１１３、１１４）进入到双转单电路（１０３）中；双转单电路（１０３）输出单端信号（１１５）。
【技术特征摘要】
【专利技术属性】
技术研发人员：周海牛，陈志荣，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。