半导体器件制造技术

本发明专利技术提供一种半导体器件。上侧及下侧开关元件通过使控制电压变化而在导通状态和非导通状态之间切换。控制单元控制该控制电压的大小而使上侧／下侧开关元件交替地导通。控制单元进行控制，以在上侧开关元件导通状态和非导通状态之间进行切换时刻的前后，使下侧开关元件的控制电压的绝对值成为比阈值电压的绝对值小、比基准电压大的中间电压。

【技术实现步骤摘要】

本专利技术涉及使图腾柱(totem pole)型连接的上下半导体开关元件交替导通的半导体器件。
技术介绍
作为将直流的输入电压变换为不同大小的直流的输出电压的器件，已知DC-DC变换器。DC-DC变换器一般包括在输入电压和基准电压之间串联的、所谓的图腾柱型连接的上侧半导体开关元件和下侧半导体开关元件；以及在两个半导体开关元件的连接节点和负载之间连接的电感器。作为上侧半导体开关元件，可使用MOSFET或IGBT等晶体管，作为下侧半导体开关元件，可使用二极管。但是，在使用二极管的情况下，由于正向电压大，所以有功率损失大的问题。因此，即使是下侧半导体开关元件，也大多使用导通时的消耗功率少、通过栅极电压可进行与上侧半导体开关元件的导通/非导通同步的导通控制的电压控制半导体元件，例如MOSFET。这样，在由MOSFET等电压控制半导体元件构成上侧/下侧半导体开关元件两者的情况下，需要防止因控制电路的逻辑或噪声等的影响而使上侧/下侧半导体开关元件同时导通而流过贯通电流。因此，在只有上侧半导体开关元件为导通状态的期间、以及只有下侧半导体开关元件为导通状态的期间的之间，设定两晶体管都为非导通状态的期间(静寂时间dead time)。这种静寂时间被设定长度，以便即使因噪声等而使两晶体管产生接通/关断(turn on/off)的时间性变化，两晶体管也不同时变为导通状态。但是，如果将这种静寂时间设定得过长，则功率损失增大。因此，为了将静寂时间的长度设为需要的最小限度而提出了各种方案。例如，在日本特开2003-134802号公报中，根据检测一个半导体开关元件的控制电压低于等于阈值电压的比较器的输出，来切换另一个半导体开关元件的导通状态( ～ 段、图1、图6等)。但是，该文献的电路是在通过比较器检测上下一方的半导体开关元件的控制电压比阈值电压小后，以上下另一方的半导体开关元件的控制电压作为大于等于阈值电压而从非导通状态切换为导通状态的电路。因此，需要基于比较器的检测、检测后的控制电压的控制的过程，所以静寂时间依然存在。
技术实现思路
本专利技术的半导体器件的特征在于包括上侧开关元件，包括被施加第1控制电压的第1控制端子，通过使所述第1控制电压变化而在导通状态和非导通状态之间切换；下侧开关元件，包括在连接点与所述上侧开关元件串联连接、而且被施加第2控制电压的第2控制端子，通过使所述第2控制电压变化而在导通状态和非导通状态之间切换；以及控制单元，控制所述第1控制电压及所述第2控制电压的大小而使所述上侧开关元件和所述下侧开关元件交替地导通，所述控制单元在所述上侧开关元件在导通状态和非导通状态之间切换的时刻的前后的切换期间，将所述第2控制电压的绝对值控制为比所述下侧开关元件的阈值电压的绝对值小、比基准电压大的中间电压，并施加在所述第2控制端子上。附图说明图1是表示采用了本专利技术的实施方式的DC-DC变换器的基本结构的电路图。图2是说明图1所示的DC-DC变换器的动作。图3是说明图1所示的DC-DC变换器的动作。图4是说明图1所示的DC-DC变换器的动作。图5是表示以往的DC-DC变换器中的控制单元100的动作。图6是表示本专利技术第1实施方式的DC-DC变换器的控制单元100的动作。图7是表示本专利技术的实施方式的原理。图8是表示本专利技术的实施方式的原理。图9是表示本专利技术的实施方式的原理。图10是表示晶体管Q2等n型MOS晶体管中的漏-源间电压Vds与漏极电流Id之间关系的曲线图。图11表示本专利技术第2实施方式的DC-DC变换器的控制单元100的动作。图12A表示本专利技术第3实施方式的DC-DC变换器的控制单元100的动作。图12B表示本专利技术第4实施方式的DC-DC变换器的控制单元100的动作。图12C表示本专利技术第5实施方式的DC-DC变换器的控制单元100的动作。图12D表示本专利技术第6实施方式的DC-DC变换器的控制单元100的动作。图13表示本专利技术第7实施方式的DC-DC变换器的基本结构的电路图。图14表示进行第1实施方式的动作的控制单元100的具体结构例子。图15表示图14所示的控制单元100的动作的时序图。图16表示进行第2实施方式的动作的控制单元100的具体结构例子。图17是表示图16所示的控制单元100的动作的时序图。图18表示进行第4实施方式的动作的控制单元100的具体结构例子。图19是表示图18所示的控制单元100的动作的时序图。图20表示本专利技术的实施方式的一个变形例。具体实施例方式下面，参照附图来说明本专利技术的实施方式。图1是表示采用了本专利技术的实施方式的DC-DC变换器的基本结构的电路图。该DC-DC变换器包括在被提供了输入电压Vin的输入端子N0和被提供了基准电压(0)的地线GND之间，作为上侧开关元件的n型MOS晶体管Q1，以及在节点N1上与该晶体管Q1串联连接的、作为下侧开关元件的n型MOS晶体管Q2。在节点N1上连接电感器L1的一端，电感器L1的另一端被作为将输出电压Vout输出的输出端子N2。再有，在该输出端子N2和接地端子之间，连接用于使输出电压Vout平滑的平滑电容器C1。晶体管Q1通过改变被提供给栅极的栅极电压P4的大小，而在非导通状态和导通状态之间被切换。晶体管Q2也通过改变被提供给栅极的栅极电压P7的大小，而在非导通状态和导通状态之间被切换。栅极电压P4和P7的大小在控制单元100中受到控制。控制单元100通过控制该栅极电压P4及P7，使晶体管Q1、Q2交替地导通。在晶体管Q1为导通状态、晶体管Q2为非导通状态的情况下，基于输入电压Vin的电流I经由晶体管Q1及电感器L1而被供给到负载LOAD(图2)。另一方面，在晶体管Q为非导通状态、晶体管Q2为导通状态的情况下，通过基于被存储于电感器L1中的能量的电流I，经由负载LOAD而向晶体管Q2流入再生电流I(Q2)(图3)。以后，通过交替地重复图2、图3所示的状态，输入电压Vin被变换为不同大小的输出电压Vout并被输出到负载LOAD。n型MOS晶体管Q2分别具有寄生二极管D2，寄生二极管D2与通常的偏置条件一样，源区(S)和p型衬底被短路、并将从p型衬底向n型漏区(D)的方向作为正方向。在寄生二极管D2导通时，开关速度因复原现象而下降，而且功率损失增大。因此，晶体管Q2在其漏-源间电压必须大于等于二极管D2的正向电压的条件下被使用。再有，作为上侧开关元件的晶体管Q1，也可以使用p型MOS晶体管。这种情况下，源极、漏极的电位关系、栅极电压的符号等成为完全相反的关系。此外，也可以使用双极晶体管等、与下侧开关元件不同结构的元件。在晶体管Q1、Q2同时导通时，流过图4所示的贯通电流I’，功率损失增大，而且还存在诱发晶体管Q1、Q2的击穿的可能性。为了防止它，以往如图5所示，将栅极电压P4、P7同时为“L”电平的静寂时间(t1～t2、t3～t4)设定为合适的长度，即使产生突发性的噪声，也避免晶体管Q1、Q2同时导通。另一方面，本实施方式的控制单元100如图6所示，在栅极电压P4为“L”电平和“H”电平之间进行逻辑切换的时刻(t2、t3)的前后的切换期间(t1～TA、tB～t4)，将栅极电压P7切换为中间电压Vmean。该中间电压Vmean是比基准电压即“L”电平高、且本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于包括：上侧开关元件，包括被施加第１控制电压的第１控制端子，通过使所述第１控制电压变化而在导通状态和非导通状态之间切换；下侧开关元件，包括在连接点与所述上侧开关元件串联连接、而且被施加第２控制电压的第 ２控制端子，通过使所述第２控制电压变化而在导通状态和非导通状态之间切换；以及控制单元，控制所述第１控制电压及所述第２控制电压的大小而使所述上侧开关元件和所述下侧开关元件交替地导通，所述控制单元在所述上侧开关元件在导通状态和非 导通状态之间切换的时刻的前后的切换期间，将所述第２控制电压的绝对值控制为比所述下侧开关元件的阈值电压的绝对值小、比基准电压大的中间电压，并施加在所述第２控制端子上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：远藤幸一，高桥守郎，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]