集成电路的保护电路制造技术

本发明专利技术涉及一种保护电路，该保护电路与集成电路的焊盘连接。保护电路具有一个门限检测单元，该门限检测单元由加在焊盘上的电压导出一门限电压。门限电压对第一晶体管的控制端子进行控制，该控制端子的负载电路至少接在另一晶体管的焊盘与控制端子之间，第一晶体管及另一晶体管的负载电路并联接在焊盘和基准电位之间并将焊盘与基准电位连接，其中通过一晶体管或其它的晶体管对焊盘和基准电位之间的连接电阻进行控制。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种集成电路的保护电路，该保护电路对加在集成电路焊盘上的电压进行限制，其中保护电路接在焊盘和集成电路的基准电位之间并备有一个门限检测单元，该门限检测单元与焊盘连接并由加在焊盘上的电压导出一门限电压。为保护集成电路避免受到将可能造成集成电路损伤或击穿的电压的影响，在集成电路的端子(以下简称焊盘)上接有保护电路。尤其是由于静电放电(ESD)导致的加在焊盘上的电压(以下简称ESD电压)将会击穿集成电路的敏感的结构。一种经常采用的用于对加在焊盘上过高的电压进行限制的简单的保护电路由一限制输入电流的电阻和两个二极管构成，这两个二极管的截止极接在焊盘与电源电压或集成电路的基准电位之间。当加在一个焊盘上的电压超过电源电压时，则位于焊盘与电源电压之间的二极管的截止极导通，并且使加在焊盘上的电压限制在电源电压上。因此，在焊盘上的电压的控制范围被限制在电源电压与基准电位之间的范围内。当加在焊盘上的电压低于基准电位时，第二二极管开始导通。但在集成电路中经常会有例如一些模拟电路元件，它们往往需要的电压比电源电压高。而简单的保护电路将阻碍出现较高的电压，这是因为加在焊盘上的高于集成电路的电本文档来自技高网...

【技术保护点】
一种集成电路的保护电路，该保护电路对加在集成电路（１）焊盘（２）上的电压进行限制，其中保护电路（３）接在集成电路（１）的焊盘（２）与基准电位（ＶＳＳ）之间并备有一个门限检测单元（４），该门限检测单元与焊盘（２）连接并由加在焊盘（２）上的电压导出一门限电压（ＵＳ），其特征在于，－一第一晶体管（Ｔ１），该晶体管的负载电路的第一端子（Ｋ）与焊盘（２）连接并且门限电压（ＵＳ）被输送给控制端子（Ｂ），－一第二晶体管（Ｔ２），其控制端子（Ｂ）与第一晶体管（１）的负载电路的第二 端子连接并且其负载电路接在焊盘（２）与基准电位（ＶＳＳ）之间。

【技术特征摘要】
DE 1998-9-25 19844121.51．一种集成电路的保护电路，该保护电路对加在集成电路(1)焊盘(2)上的电压进行限制，其中保护电路(3)接在集成电路(1)的焊盘(2)与基准电位(VSS)之间并备有一个门限检测单元(4)，该门限检测单元与焊盘(2)连接并由加在焊盘(2)上的电压导出一门限电压(US)，其特征在于，-一第一晶体管(T1)，该晶体管的负载电路的第一端子(K)与焊盘(2)连接并且门限电压(US)被输送给控制端子(B)，-一第二晶体管(T2)，其控制端子(B)与第一晶体管(1)的负载电路的第二端子连接并且其负载电路接在焊盘(2)与基准电位(VSS)之间。2．按照权利要求1所述的保护电路，其特征在于，由多个并联的晶体管(T2、T3、T4、T5)构成第二晶体管(T2)，其中多个并联的晶体管(T2、T3、T4、T5)的控制端子(B)与第一晶体管(T1)的负载电路的第二端子(E)连接并且多个并联的晶体管(T2、T3、T4、T5)并联接在焊盘(2)和...

【专利技术属性】
技术研发人员：耶尔格豪普特曼，亚利山大卡尔，
申请(专利权)人：印芬龙科技股份有限公司，
类型：发明
国别省市：DE[德国]