半导体封装结构制造技术

本发明专利技术涉及一种半导体封装结构。该半导体封装结构包括基板和内埋于基板中的第一电子元件，基板具有第一导电通孔，第一导电通孔与第一电子元件电连接，其中，第一导电通孔与第一电子元件物理地分隔开。本发明专利技术的上述技术方案至少能够确保通孔能够与电子元件之间的电性连接。性连接。性连接。

【技术实现步骤摘要】
半导体封装结构


[0001]本专利技术涉及半导体
，更具体地，涉及一种半导体封装结构。

技术介绍

[0002]随着半导体封装技术的演进，各式各样的封装结构亦推陈出新，整体封装尺寸也越来越小，功能也越来越多。故通常需要一个能够控制各种元件的功率封装件(Power Package)。在某种程度上，基板型嵌入式封装(Semiconductor Embedded in Substrate，SESUB)是封装产业未来必定会走向元件的整合趋势。
[0003]现行SESUB制程中，在形成微通孔(micro via)的喷砂制程中，发现会有由断开(open)造成电性断开的问题。如图1所示，这主要是由于管芯10上方的树脂材料20的厚度过厚，造成预设的喷砂制程不足以将开孔12打开至管芯10。然而造成管芯10上方的树脂材料20厚度过厚的主要原因是来自制程的误差(deviation)、以及树脂材料20本身的误差。

技术实现思路

[0004]针对相关技术中的上述问题，本专利技术提出一种半导体封装结构，能够确保通孔能够与电子元件之间的电性连接。
[0005]根据本专利技术实施例的一个方面，提供了一种半导体封装结构，包括基板和内埋于基板中的第一电子元件，基板具有第一导电通孔，第一导电通孔与第一电子元件电连接，其中，第一导电通孔与第一电子元件物理地分隔开。
[0006]在一些实施例中，第一导电通孔的下表面与第一电子元件物理地分隔开。
[0007]在一些实施例中，基板包括覆盖第一电子元件的介电层，第一导电通孔与第一电子元件是由介电层分隔开。
[0008]在一些实施例中，第一电子元件的邻近第一导电通孔的表面上设置有导电柱，导电柱从第一电子元件延伸至第一导电通孔内。
[0009]在一些实施例中，第一导电通孔部分地暴露导电柱。
[0010]在一些实施例中，上述半导体封装结构还包括：第三电子元件，设置于基板上并与第一电子元件电连接；模塑料，覆盖在第三电子元件和基板上方。
[0011]在一些实施例中，基板还具有第二导电通孔，第一导电通孔与第二导电通孔的深度不相等。
[0012]在一些实施例中，第一导电通孔与第二导电通孔的上表面不等高。
[0013]在一些实施例中，第二导电通孔与第一电子元件物理接触和电连接。
[0014]在一些实施例中，上述半导体封装结构还包括：第二电子元件，内埋于基板内；第二导电通孔与第二电子元件物理接触和电连接。
[0015]本专利技术的上述技术方案，通过在第一电子元件上设置导电柱，可以补偿介电层压合的厚度误差。具体来说，由于导电柱的误差值小于介电层压合的误差值，故可达到补偿效果，当第一导电通孔的深度不足以达到第一电子元件时，仍可以确保第一导电通孔能够与
第一电子元件电连接。
附图说明
[0016]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
[0017]图1是现有半导体封装结构的开孔的示意图。
[0018]图2是根据本专利技术实施例的半导体封装结构的示意图。
[0019]图3是根据本专利技术另一实施例的半导体封装结构的示意图。
[0020]图4至图7是根据本专利技术实施例的形成半导体封装结构的方法的多个阶段的示意图。
具体实施例
[0021]下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不旨在限定本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本专利技术在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
[0022]图2是根据本专利技术实施例的半导体封装结构的示意图。在图2所示的封装结构100中，包括基板110和内埋于基板110中的第一电子元件122。基板110中具有第一导电通孔142，第一导电通孔142与第一电子元件122电连接。并且，第一导电通孔142与第一电子元件122物理地分隔开，即第一导电通孔142与第一电子元件122不直接接触。如图2所示，第一导电通孔142的下表面与第一电子元件122物理地分隔开。
[0023]基板110包括覆盖第一电子元件122的介电层130。在一些实施例中，介电层130的材料包括但不限于树脂材料、聚酰亚胺(PI)或聚丙烯(PP)。介电层130填充在第一导电通孔142的下表面与第一电子元件122之间，使得第一导电通孔142与第一电子元件122由介电层130分隔开。
[0024]第一电子元件122的邻近第一导电通孔142的上表面上设置有导电柱150。导电柱150可以设置在第一电子元件122的上表面处的焊盘128上。导电柱150从第一电子元件122的焊盘128延伸至第一导电通孔142内。导电柱150从第一电子元件122延伸至第一导电通孔142内,使得第一导电通孔142包覆导电柱150的上表面和上部分侧壁并暴露导电柱150的下部分侧壁，以通过导电柱150将第一电子元件122与第一导电通孔142电连接。
[0025]在一些实施例中，导电柱150的材料可以是铜。在一些实施例中，导电柱150的宽度可以在40μm至200μm的范围内，例如可以在50μm至60μm的范围内。在一些实施例中，导电柱150的高度可以在3μm至200μm的范围内，例如可以在10μm至15μm的范围内。
[0026]本专利技术的上述技术方案，通过在第一电子元件122上设置导电柱150，可以补偿介电层130压合的厚度误差。具体的，由于导电柱150的误差值小于介电层130压合的误差值，
故可以达到补偿效果，当第一导电通孔142的深度不足以达到第一电子元件122时，仍可以确保第一导电通孔142能够与第一电子元件122电连接。
[0027]继续参考图2所示，封装结构100还包括内埋于基板110内的第二电子元件124，介电层130也覆盖第二电子元件124。
[0028]基板110内还可以具有与第一导电通孔142的深度不相等的第二导电通孔。第二导电通孔也可以与第一导电通孔142不等高。在一些实施例中，与第一导电通孔142的深度不相等的第二导电通孔可以是与第一电子元件122物理接触和电连接的通孔。在又一些实施例中，第二导电通孔可以是与第二电子元件124物理接触和电连接的第二导电通孔144。介电层130上方覆盖有覆铜箔层压板(Copper Clad Laminate，CCL)层162。第一电子元件122和第二电子元件124下方设置有另一CCL层164。第一电子元件122和第二电子元件124通过附接层168附接至下方的CCL层164。在一些实施例中，附接层1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括基板和内埋于所述基板中的第一电子元件，所述基板具有第一导电通孔，所述第一导电通孔与所述第一电子元件电连接，其中，所述第一导电通孔与所述第一电子元件物理地分隔开。2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一导电通孔的下表面与所述第一电子元件物理地分隔开。3.根据权利要求1所述的半导体封装结构，其特征在于，所述基板包括覆盖所述第一电子元件的介电层，所述第一导电通孔与所述第一电子元件是由所述介电层分隔开。4.根据权利要求1所述的半导体封装结构，其特征在于，所述第一电子元件的邻近所述第一导电通孔的表面上设置有导电柱，所述导电柱从所述第一电子元件延伸至所述第一导电通孔内。5.根据权利要求4所述的半导体封装结构，其特征在于，所述第一导电...

【专利技术属性】
技术研发人员：石立节，黄文宏，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：