半导体封装装置及其制造方法制造方法及图纸

本公开提供了半导体封装装置及其制造方法，通过采用Face up的方法将电子元件主动面结合至载板，再以金属牺牲层覆盖电子元件主动面后模封，而后研磨以暴露电子元件主动面设置的金属牺牲层，再去除金属牺牲层后暴露电子元件主动面的导电垫，并继续形成重布线层，由于没有形成导电柱，可以减少形成导电柱的成本；且电子元件非主动面未设置有模封层不需要单独研磨，可以减少研磨电子元件非主动面模封层的成本；由于采用Face up方法，无需倒装程序，可以提高UPH，进而进一步降低产品整体制造成本。本。本。

【技术实现步骤摘要】
半导体封装装置及其制造方法


[0001]本公开涉及半导体封装
，具体涉及半导体封装装置及其制造方法。

技术介绍

[0002]当前扇出型(Fan out)半导体封装装置在制作过程中区分为先芯片(Chip first)和后芯片(Chip last)两种方法，以实现将芯片与重布线层(RDL，Redistribution Layer)进行信号连接，并可有效提高产品的电性性能。其中，先芯片方法分为主动面朝上(Face up)和主动面朝下(Face down)两种方法。
[0003]如图1A和1B所示，图1A是现有技术中采用先芯片(Chip first)且主动面朝上(Face up)制作芯片的过程中所采用的芯片的纵向截面结构示意图，图1B是现有技术中采用先芯片(Chip first)且主动面朝上(Face up)制作芯片的过程中对模封后芯片进行研磨的纵向截面结构示意图。采用Face up方法，需先如图1A所示，在芯片11的主动面形成导电柱(例如，铜柱/Cupper Stud)12，后续再模封后形成包覆芯片11和导电柱12的模封层23，以及如图1B所示，对芯片11的主动面进行研磨以露出芯片I/O，即芯片11主动面形成的导电柱12。后续可继续形成RDL以得到扇出型半导体封装装置，但这种方法的制作过程中导电柱12的制作成本较高。
[0004]如图1C和1D所示，图1C是现有技术中采用先芯片(Chip first)且主动面朝下(Face down)制作芯片的过程中所采用的芯片的纵向截面结构示意图，图1D是现有技术中采用先芯片(Chip first)且主动面朝下(Face down)制作芯片的过程中对模封后芯片进行研磨的纵向截面结构示意图。如图1C所示，采用Face down方法，将芯片11的主动面朝下设置并进行模封形成包覆芯片11的非主动面的模封层23，该过程无需形成导电柱即可实现将芯片I/O与RDL连接，但芯片11的非主动面存在热量累积需进行散热，即需将芯片11的非主动面露出以进行散热。进而，如图1D所示，需通过研磨以移除芯片11非主动面的模封层23以露出芯片11非主动面进行散热。但多增加出的研磨过程导致制造成本也较高，且采用Face down方法制得的模封层23在产品中占比较高，而由于模封层23与芯片11之间的热膨胀系数(CTE，Coefficient of Thermal Expansion)差异较大，将导致去除载板(de
‑
bond)后产品发生较大程度的翘曲(Warpage)，较难进行后续作业，即便使用翘曲调整(warpage adjust)对产品进行调整也会因为内应力的产生而使产品发生断线导致功能损坏。另外，由于采用Face down方式需要将芯片主动面朝下置于载板上，为了在芯片主动面制作重布线层，还必须进行倒装(flip)程序以实现将芯片主动面朝上以便制作重布线层，由于多出来的倒装程序将会使整体UPH(Unit Per Hour，每小时的产出)下降，进而间接提高产品制做成本。

技术实现思路

[0005]本公开提出了半导体封装装置及其制造方法。
[0006]第一方面，本公开提供了一种半导体封装装置，包括：
[0007]电子元件；
[0008]导电垫，设置于所述电子元件主动面且表面不突出于所述电子元件主动面；
[0009]模封层，包覆所述电子元件主动面且不包覆所述导电垫；
[0010]重布线层，设置于所述电子元件主动面且电连接所述导电垫。
[0011]在一些可选的实施方式中，所述电子元件具有设置于定位区域的定位标记，所述定位区域邻近所述电子元件主动面且所述电子元件主动面对应所述定位区域的部分接触所述模封层。
[0012]在一些可选的实施方式中，所述模封层具有设置于所述电子元件主动面和所述重布线层之间的切口模封层。
[0013]在一些可选的实施方式中，所述模封层邻近所述电子元件主动面的第一表面与所述电子元件非主动面之间的距离大于所述电子元件主动面与所述电子元件非主动面之间的距离。
[0014]在一些可选的实施方式中，所述半导体封装装置还包括：
[0015]屏蔽层，设置于所述电子元件的至少一侧。
[0016]在一些可选的实施方式中，所述屏蔽层接触所述电子元件侧壁。
[0017]在一些可选的实施方式中，所述屏蔽层接触所述电子元件主动面。
[0018]在一些可选的实施方式中，所述屏蔽层电性连接所述重布线层的接地线路。
[0019]在一些可选的实施方式中，所述半导体封装装置还包括：
[0020]电连接件，设置于所述重布线层远离所述电子元件的表面。
[0021]第二方面，本公开提供了一种制造半导体封装装置的方法，包括：
[0022]将电子元件结合至载板，所述电子元件的主动面设置有导电垫，所述导电垫表面不突出于所述电子元件主动面；
[0023]在所述电子元件主动面形成金属牺牲层，其中，所述金属牺牲层覆盖所述导电垫；
[0024]模封以形成模封层，以及研磨所述模封层以暴露所述金属牺牲层；
[0025]去除所述金属牺牲层以暴露所述导电垫；
[0026]在所述模封层表面和所述电子元件主动面形成重布线层，以使所述重布线层电连接所述导电垫。
[0027]在一些可选的实施方式中，所述在所述电子元件主动面形成金属牺牲层，包括：
[0028]在所述电子元件主动面和侧壁形成所述金属牺牲层。
[0029]为了解决Chip first方式形成扇出型半导体封装装置过程中，采用Face up方法会存在在芯片主动面形成导电柱成本较高的问题，以及采用Face down方法需要研磨芯片非主动面的模封层成本较高的问题，本公开提供的半导体封装装置及其制造方法，通过采用Face up的方法将电子元件主动面结合至载板，再以金属牺牲层覆盖电子元件主动面后模封，而后研磨以暴露电子元件主动面设置的金属牺牲层，再去除金属牺牲层后暴露电子元件主动面的导电垫，并继续形成重布线层。由于没有形成导电柱，可以减少形成导电柱的成本；且电子元件非主动面未设置有模封层不需要单独研磨，可以减少研磨电子元件非主动面模封层的成本；由于采用Face up方法，无需倒装程序，可以提高UPH，进而进一步降低产品整体制造成本。
附图说明
[0030]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
[0031]图1A是现有技术中采用先芯片且主动面朝上制作芯片的过程中所采用的芯片的纵向截面结构示意图；
[0032]图1B是现有技术中采用先芯片且主动面朝上的制作芯片的过程中对模封后芯片进行研磨的纵向截面结构示意图；
[0033]图1C是现有技术中采用先芯片且主动面朝下制作芯片的过程中所采用的芯片的纵向截面结构示意图；
[0034]图1D是现有技术中采用先芯片且主动面朝下制作芯片的过程中对模封后芯片进行研磨的纵向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装装置，包括：电子元件；导电垫，设置于所述电子元件主动面且表面不突出于所述电子元件主动面；模封层，包覆所述电子元件主动面且不包覆所述导电垫；重布线层，设置于所述电子元件主动面且电连接所述导电垫。2.根据权利要求1所述的半导体封装装置，其中，所述电子元件具有设置于定位区域的定位标记，所述定位区域邻近所述电子元件主动面且所述电子元件主动面对应所述定位区域的部分接触所述模封层。3.根据权利要求1所述的半导体封装装置，其中，所述模封层具有设置于所述电子元件主动面和所述重布线层之间的切口模封层。4.根据权利要求1所述的半导体封装装置，其中，所述模封层邻近所述电子元件主动面的第一表面与所述电子元件非主动面之间的距离大于所述电子元件主动面与所述电子元件非主动面之间的距离。5.根据权利要求1所述的半导体封装装置，其中，所述半导体封装装置还包括：屏蔽层，设置于所述电子元件的...

【专利技术属性】
技术研发人员：方绪南，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：