一种低压铝栅器件制造技术

本实用新型专利技术适用于半导体制造工艺技术领域，提供了一种低压铝栅器件，其中，包括：在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层；在所述第一金属布线层上沉淀隔离保护层，所述隔离保护层由非导电物质沉淀形成，所述隔离保护层的截面为梯形结构；在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD；所述隔离保护层设置有若干个穿通接触孔，所述第二金属PAD层沉淀时通过所述穿通接触孔与所述第一金属布线层连接。本实用新型专利技术实施例的隔离保护层由于通过单一的二氧化硅形成，从而降低了芯片的成本，并提升第二金属PAD层的稳定性。并提升第二金属PAD层的稳定性。并提升第二金属PAD层的稳定性。

【技术实现步骤摘要】
一种低压铝栅器件


[0001]本技术涉及半导体制造工艺
，尤其涉及一种低压铝栅器件。

技术介绍

[0002]现有的集成电路已经发展到深亚微米的程度，其中，低压铝栅工艺依靠成本低廉、性价比高以及工艺简单的优势依然占据较大的市场。但是在此工艺的基础上如何降低成本，成为了现有产品在市场上的竞争力。
[0003]为了降低成本，相关技术人员是将研发方向放在了如何缩小沟道尺寸、金属布线的宽度及接触孔的尺寸这些地方。但在芯片中占据最大面积的部分确是打线的PAD(密封在电路板中的芯片管脚)，因此，不管如何对其它位置进行改进，其成本还是无法降到理想的程度。

技术实现思路

[0004]本技术实施例提供一种低压铝栅器件，旨在解决芯片面积大、且成本高的问题。
[0005]本技术实施例是这样实现的，提供了一种低压铝栅器件，包括：
[0006]在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层；
[0007]在所述第一金属布线层上沉淀隔离保护层，所述隔离保护层由非导电物质沉淀形成，所述隔离保护层的截面为梯形结构；
[0008]在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD；
[0009]所述隔离保护层设置有若干个穿通接触孔，所述第二金属PAD层沉淀时通过所述穿通接触孔与所述第一金属布线层连接。
[0010]更进一步地，所述隔离保护层的截面为等腰梯形结构
[0011]更进一步地，所述隔离保护层包括沉淀在所述第一金属布线层上的第一隔离层、由所述第一隔离层一端向另一端间隔沉淀在所述第一隔离层上平面的多个隔离块、以及沉淀在多个所述隔离块上平面的第二隔离层。
[0012]更进一步地，所述第一隔离层与所述第二隔离层的上平面为平整结构。
[0013]更进一步地，多个所述隔离块均匀沉淀在所述第一隔离层的上平面。
[0014]更进一步地，多个所述隔离块的其中两个截面为直角梯形结构且分别沉淀在所述第一隔离层的两端，其余所述隔离块的截面为矩形结构。
[0015]更进一步地，所述第一隔离层的厚度为0.3um
‑
0.7um，所述隔离块的厚度为0.5um
‑
1.5um，所述第二隔离层的厚度为0.3um
‑
0.7um。
[0016]更进一步地，所述第一金属布线层的金属厚度为0.5um
‑
0.7um。
[0017]更进一步地，所述第二金属PAD层的厚度为3.8um
‑
4um。
[0018]更进一步地，所述非导电物质为二氧化硅、正硅酸乙酯和旋转涂布玻璃中的一种
或多种。
[0019]本技术所达到的有益效果：在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层；在所述第一金属布线层上沉淀隔离保护层，且所述隔离保护层由非导电物质沉淀形成；在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD。本技术通过在MOS器件沉淀第一金属布线层以及第二金属PAD层，并在两者之间沉淀了隔离保护层，然后对第二金属PAD层进行刻蚀，形成打线PAD，再将打线PAD布置在MOS器件上，实现了对芯片面积的缩小，且降低了成本，同时，由于隔离保护层的截面为梯形结构，从而还能增加第二金属PAD层与隔离保护层的接触面积，以提升第二金属PAD层的稳定性。
附图说明
[0020]图1是本申请实施例提供的一种低压铝栅器件的平面结构示意图；
[0021]图2是本申请实施例提供的一种低压铝栅器件的横截面结构示意图；
[0022]图3是本申请实施例提供的一种低压铝栅器件中隔离保护层的另一种结构示意图。
[0023]其中，1、MOS器件，2、第一金属布线层，3、隔离保护层，31、第一隔离层，32，隔离块，33、第二隔离层，34、穿通接触孔，4、第二金属PAD层。
具体实施方式
[0024]为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
[0025]现有技术中，为了节省芯片成本，常常在如何缩小芯片的尺寸、金属布线的宽度以及接触孔的尺寸上下功夫，但在芯片中占据最大面积的部分确是打线的PAD，因此，不管如何对其它位置进行改进，其成本还是无法降到理想的程度。本技术是通过在MOS器件沉淀第一金属布线层以及第二金属PAD层，并在两者之间沉淀了隔离保护层，然后对第二金属PAD层进行刻蚀，形成打线PAD，再将打线PAD布置在MOS器件上，实现了对芯片面积的缩小，且降低了成本，同时，由于隔离保护层的截面为梯形结构，从而还能增加第二金属PAD层与隔离保护层的接触面积，以提升第二金属PAD层的稳定性。
[0026]本技术实施例提供了一种低压铝栅器件，结合附图1至附图3所示，包括：
[0027]在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件1上沉淀金属，形成第一金属布线层2；
[0028]在所述第一金属布线层2上沉淀隔离保护层3，所述隔离保护层3由非导电物质沉淀形成，所述隔离保护层的截面为梯形结构；
[0029]在所述隔离保护层3上沉淀第二金属PAD层4并刻蚀，得到打线PAD；
[0030]所述隔离保护层3设置有若干个穿通接触孔34，所述第二金属PAD层4沉淀时通过所述穿通接触孔34与所述第一金属布线层2连接。
[0031]其中，上述的MOS器件1包括源极(S)、漏极(D)、栅极(G)，并且源极、漏极与栅极上都设置有引线接触孔用于与外部器件之间的连接。上述预先生成源极、漏极、栅极及引线接
触孔可以是通过传统的低压铝栅的加工方法进行加工的。上述传统的低压铝栅加工方法通常是在N型硅片上形成P阱，在P阱中注入高浓度的N型掺杂(NPLUS，N+)，N+注入完成后得到NMOS(N
‑
Metal
‑
Oxide
‑
Semiconductor，N型金属
‑
氧化物
‑
半导体)，在NMOS区域会形成源极、漏极、栅极及引线接触孔；同样，在N型硅片上做P型掺杂((PPLUS，P+)，得到PMOS，并在PMOS区域中也形成源极、漏极、栅极及引线接触孔，上述的PMOS与NMOS相邻。
[0032]上述的MOS器件1做在衬底N
‑
SUB上，且上述的P阱形成在衬底N
‑
SUB中。在N型硅片上制作完PMOS与NMOS后，在PMOS区域与NMOS区域会形成多对PN结，且PN结形成在衬底N
‑
SUB的上表面。如图1所示，P阱的位置设置在衬底N
‑
SUB的左上侧，但图中P阱的位置仅作为部分示意图参考，实际上P阱的位置还可以设置本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低压铝栅器件，其特征在于，包括：在已生成源极、漏极、栅极及引线接触孔的MOS器件上沉淀金属，形成第一金属布线层；在所述第一金属布线层上沉淀隔离保护层，所述隔离保护层由非导电物质沉淀形成，所述隔离保护层的截面为梯形结构；在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD；所述隔离保护层设置有若干个穿通接触孔，所述第二金属PAD层沉淀时通过所述穿通接触孔与所述第一金属布线层连接。2.如权利要求1所述的低压铝栅器件，其特征在于，所述隔离保护层的截面为等腰梯形结构。3.如权利要求1或2所述的低压铝栅器件，其特征在于，所述隔离保护层包括沉淀在所述第一金属布线层上的第一隔离层、由所述第一隔离层一端向另一端间隔沉淀在所述第一隔离层上平面的多个隔离块、以及沉淀在多个所述隔离块上平面的第二隔离层。4.如权利要求3所述的低压铝栅器件，其特征在于，所述第一隔离层与所述第二隔离层的上平面为...

【专利技术属性】
技术研发人员：胡建权，何伟业，梁观姐，
申请(专利权)人：芯南科技深圳有限公司，
类型：新型
国别省市：