半导体组件制造技术

本发明专利技术提供一种半导体组件，包括半导体晶圆、一导电层与一介电层、第一导电端子以及第二导电端子。半导体晶圆具有承载面。导电层与介电层位于承载面上。导电层与半导体晶圆电性连接。介电层覆盖导电层，并具有一第一开口与一第二开口。第一开口与第二开口暴露出部分导电层。第一开口的底部相对于承载面的一高度大于第二开口的底部相对于承载面的一高度。第一开口大于第二开口。第一导电端子位于第一开口并与导电层电性连接。第二导电端子位于第二开口并与导电层电性连接。口并与导电层电性连接。口并与导电层电性连接。

【技术实现步骤摘要】
半导体组件


[0001]本专利技术涉及一种集成电路，尤其涉及一种半导体组件。

技术介绍

[0002]一般而言，在半导体组件(例如是微机电(MEMS)组件)中通常会设置有特殊结构(例如是具有厚度的线路或嵌埋零组件等等)，因此具有此特殊结构的区域与其周边区域之间会产生较明显高度差异，如此一来，会对后续形成的导电端子顶端的平面度产生不良影响，进而可能会影响半导体组件与电路板之间接合的品质。
[0003]此外，为了解决前述问题，依目前的做法会将欲形成导电端子的区域避开具有高度差异的区域，然而，随着半导体组件的微型化，需提高其空间利用率，因此如何在降低高度差异对导电端子顶端的平面度产生的不良影响提升半导体组件与电路板接合之间的品质的同时有效地增加半导体组件的空间利用率实为亟欲解决的重要课题。

技术实现思路

[0004]本专利技术是针对一种半导体组件，其可以在降低高度差异对导电端子顶端的平面度产生的不良影响提升其与电路板接合之间的品质的同时还可以有效地增加空间利用率。
[0005]本专利技术的一种半导体组件，包括半导体晶圆、一导电层与一介电层、第一导电端子以及第二导电端子。半导体晶圆具有承载面。导电层与介电层位于承载面上。导电层与半导体晶圆电性连接。介电层覆盖导电层，并具有一第一开口与一第二开口。第一开口与第二开口暴露出部分导电层。第一开口的底部相对于承载面的一高度大于第二开口的底部相对于承载面的一高度。第一开口大于第二开口。第一导电端子位于第一开口并与导电层电性连接。第二导电端子位于第二开口并与导电层电性连接。
[0006]在本专利技术的一实施例中，上述的第一导电端子的一顶面与第二导电端子的一顶面实质上共平面。
[0007]在本专利技术的一实施例中，上述的第一导电端子的一高度小于所述第二导电端子的一高度。
[0008]在本专利技术的一实施例中，上述的第一开口与第二开口的比值范围介于一点零五比一至二比一之间。
[0009]在本专利技术的一实施例中，上述的半导体组件更包括凸出图案，位于第一开口与承载面之间。
[0010]在本专利技术的一实施例中，上述的半导体组件更包括一第一导电柱与一第二导电柱。第一导电柱位于第一开口且于第一导电端子与导电层之间。第二导电柱位于第二开口且于第二导电端子与导电层之间。
[0011]在本专利技术的一实施例中，上述的第一导电柱的一高度与第二导电柱的一高度实质上相等。
[0012]在本专利技术的一实施例中，上述的半导体晶圆包括一第一区域与一第二区域，第一
开口与第二开口分别位于第一区域与第二区域上，且第二区域上的介电层向上延伸至第一区域上的介电层。
[0013]在本专利技术的一实施例中，上述的第一区域上的介电层的一高度大于第二区域上的介电层的一高度。
[0014]在本专利技术的一实施例中，上述的半导体组件还包括一第一球底金属层以及一第二球底金属层。第一球底金属层位于第一开口且位于第一导电端子与导电层之间。第二球底金属层位于第二开口且位于第二导电端子与导电层之间。
[0015]基于上述，通过介电层的开口设计，将相对于半导体晶圆承载面的高度较高的区域上的第一开口设计成大于相对于半导体晶圆承载面的高度较低的区域上的第二开口，以调整形成于第一开口中的第一导电端子的高度与形成于第二开口中的第二导电端子的高度，补偿原本两区域之间的高度差异，进而可以降低高度差异对导电端子顶端的平面度产生的不良影响提升其与电路板接合之间的品质，因此，本专利技术的半导体组件在降低高度差异对导电端子顶端的平面度产生的不良影响提升其与电路板接合之间的品质的同时还可以有效地增加空间利用率。
[0016]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0017]图1是本专利技术一实施例的半导体组件的剖面示意图；
[0018]图2是本专利技术另一实施例的半导体组件的剖面示意图；
[0019]图3是本专利技术又一实施例的半导体组件的剖面示意图；
[0020]图4是本专利技术再一实施例的半导体组件的剖面示意图。
[0021]附图标记说明
[0022]100、200、300、400:半导体组件
[0023]110:半导体晶圆
[0024]110a:承载面
[0025]112:接垫
[0026]120:导电层
[0027]130:介电层
[0028]131:第一开口
[0029]132:第二开口
[0030]131b、132b:底部
[0031]131h、132h、141h、142h、371h、372h:高度
[0032]141:第一导电端子
[0033]142:第二导电端子
[0034]141a、142a:顶面
[0035]150:凸出图案
[0036]261:第一球底金属层
[0037]262:第二球底金属层
[0038]371:第一导电柱
[0039]372:第二导电柱
[0040]R1:第一区域
[0041]R2:第二区域
具体实施方式
[0042]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
[0043]本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
[0044]以下将参考附图来全面地描述本专利技术的例示性实施例，但本专利技术还可按照多种不同形式来实施，且不应解释为限于本文所述的实施例。在附图中，为了清楚起见，各区域、部位及层的大小与厚度可不按实际比例绘制。为了方便理解，下述说明中相同的组件将以相同的符号标示来说明。
[0045]图1是本专利技术一实施例的半导体组件的剖面示意图。
[0046]请参考图1，在本实施例中，半导体组件100包括半导体晶圆110、一导电层120与一介电层130、第一导电端子141以及第二导电端子142。进一步而言，半导体晶圆110具有承载面110a，且承载面110a上可以具有接垫112。
[0047]半导体晶圆110可以是适宜的半导体晶圆，举例而言，半导体晶圆110例如是硅晶圆。接垫112可以是适宜的导电接垫或导电合金接垫，举例而言，接垫112例如是由铜、铝或其合金所形成，但本专利技术不限于此，且接垫设置数量可依实际设计而定，附图仅绘制一个做为示意说明，不用以局限本专利技术的设置数量。此外，半导体晶圆110中可以具有微机电线路，但本专利技术不限于此。
[0048]导电层120与介电层130位于承载面110a上。导电层120与半导体晶圆110电性连接。举例而言，导电层120可以是通过接垫112与半导体晶圆110接触并电性连接或通过信号传递。导电层120的材料例如是铜、铝、金、银、或其组合，而介电层130的材料可以包括非有机或有机介电材料，举例而言，介电层130的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体组件，其特征在于，包括：半导体晶圆，具有承载面；导电层与介电层，位于所述承载面上，其中：所述导电层与所述半导体晶圆电性连接；所述介电层覆盖所述导电层，并具有第一开口与第二开口；所述第一开口与所述第二开口暴露出部分所述导电层；所述第一开口的底部相对于所述承载面的高度大于所述第二开口的底部相对于所述承载面的一高度；所述第一开口大于所述第二开口；第一导电端子，位于所述第一开口并与所述导电层电性连接；以及第二导电端子，位于所述第二开口并与所述导电层电性连接。2.根据权利要求1所述的半导体组件，其特征在于，所述第一导电端子的一顶面与所述第二导电端子的顶面实质上共平面。3.根据权利要求1所述的半导体组件，其特征在于，第一导电端子的高度小于所述第二导电端子的高度。4.根据权利要求1所述的半导体组件，其特征在于，所述第一开口与所述第二开口的比值范围介于一点零五比一至二比一之间。5.根据权利要求1所述的半导体组件，其特征在于，还包括凸出图案，位于所述第一开口与所...

【专利技术属性】
技术研发人员：涂清镇，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：