半导体封装元件的凸块结构制造技术

本发明专利技术公开一种半导体元件的凸块结构，该半导体封装元件的凸块结构形成于一第一介电层上，又该第一介电层形成于一金属层上，并对应该金属层部分形成有一开口，该半导体封装元件的凸块结构包括一凸块下金属层、一缓冲层及一金属凸块；其中该凸块下金属层形成于外露在开口的金属层部分、开口内壁及介电层顶面，供该金属凸块形成于其中；本发明专利技术藉由在位于该介电层顶面的凸块下金属层的部分及介电层顶面之间形成该缓冲层，能够有效的吸收因为凸块结构中多层材料的热膨胀系数不同，于接合步骤中所产生的热应力，避免热应力于该凸块结构于接合步骤后产生裂纹。合步骤后产生裂纹。合步骤后产生裂纹。

【技术实现步骤摘要】
半导体封装元件的凸块结构


[0001]本专利技术涉及一种半导体封装元件，尤其涉及一种半导体封装元件的凸块结构。

技术介绍

[0002]凸块结构常见于半导体封装元件中，例如形成于覆晶封装元件的芯片上或形成于重布线层上，凸块结构可提供良好的导电率，以覆晶封装元件的芯片来说，多个凸块结构形成于芯片的金属垫上，供芯片直接接合于载板上，相较于打线接合的半导体封装元件尺寸更为减缩。
[0003]然而，随着芯片厚度愈来愈薄，如图7所示，芯片40以其上凸块结构50与载板60回焊接合后，可看出芯片40呈现弯曲状，究其原因在于：因为凸块结构50的最外一层为焊锡层51，为顺利焊接于载板60上，该些凸块结构需要加热至220℃至240℃将焊锡层51熔融，在加温至冷却的过程中，常常会因为凸块结构50中多层材料的热膨胀系数不同，如图8A所示，凸块结构50与芯片40的接合处52会出现不同的热应力，导致凸块结构50与芯片40之间产生扭力以及弯曲等热应力问题；再如图8B所示，不同的应力会使得凸块结构50与芯片40不同接合处出现拉伸或压缩现象，最后从凸块结构50与芯片40的接合处52产生裂纹，如图9所示，最严重的裂纹42甚至向内延伸至芯片40的线路层41，破坏芯片40线路。
[0004]因此，有必要进一步改良现有技术的凸块结构50。

技术实现思路

[0005]有鉴于上述现有技术的凸块结构的缺陷，本专利技术的主要专利技术目的在于提出一种新的半导体封装元件的凸块结构，以解决因为凸块结构的热膨胀系数不同，所产生的热应力造成的裂纹问题。
[0006]欲达上述专利技术的目的所使用的主要技术手段是令该半导体封装元件的凸块结构形成于该半导体封装元件的一第一介电层上，其中该第一介电层形成于一金属层上，并对应该金属层部分形成有一开口，且该介电层具有一第一长度；其中该凸块结构包含：
[0007]一凸块下金属层，形成于外露在该开口的金属层部分、该开口内壁及该第一介电层顶面；其中该凸块下金属层形成在该第一介电层顶面的部分具有一第二长度；
[0008]一第一缓冲层，形成于该凸块下金属层部分及该第一介电层顶面之间，其中该第一缓冲层具有一第三长度，该第三长度大于该第二长度并小于该第一长度；及
[0009]一金属凸块，形成于该凸块下金属层上。
[0010]本专利技术的优点在于，本专利技术的凸块结构主要在位于该介电层顶面的凸块下金属层的部分及介电层顶面之间进一步形成该缓冲层，藉由该缓冲层有效的吸收因为凸块结构中多层材料的热膨胀系数不同，于接合步骤中所产生的热应力，解决先前技术的凸块结构于接合步骤后产生的裂纹。
[0011]以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。
附图说明
[0012]图1A：为本专利技术的半导体封装元件的凸块结构的第一实施例的剖视图；
[0013]图1B：为本专利技术的半导体封装元件的凸块结构的第二实施例的剖视图；
[0014]图2：为本专利技术的半导体封装元件的凸块结构的第三实施例的剖视图；
[0015]图3：为本专利技术的半导体封装元件的凸块结构的第四实施例的剖视图；
[0016]图4A：为本专利技术的半导体封装元件的凸块结构的第五实施例的剖视图；
[0017]图4B：为本专利技术的半导体封装元件的凸块结构的第六实施例的剖视图；
[0018]图5：为本专利技术的半导体封装元件的凸块结构的第七实施例的剖视图；
[0019]图6：为本专利技术的半导体封装元件的凸块结构的第八实施例的剖视图；
[0020]图7：为现有技术的半导体封装元件的剖视图；
[0021]图8A：为现有技术的半导体封装元件的凸块结构与芯片接合处的热应力分布图；
[0022]图8B：为现有技术的半导体封装元件的凸块结构的侧面热应力分布图；
[0023]图9：为现有技术的局部半导体封装元件的剖视图。
[0024]其中，附图标记
[0025]10、10a、10b、10c、10d、10e、10f、10g:凸块结构
[0026]11、33:金属层
[0027]12:绝缘层
[0028]13:第一介电层
[0029]131:开口
[0030]1311:开口的金属层部分
[0031]1312:开口内壁
[0032]132:第一介电层顶面
[0033]14:第一缓冲层
[0034]141:第一缓冲层凸出部
[0035]15:凸块下金属层
[0036]151:凸块下金属层部分
[0037]16、16a:金属凸块
[0038]161:铜柱层
[0039]162:屏障层
[0040]163:焊锡层
[0041]19:第二缓冲层
[0042]20:芯片
[0043]30:重布线层
[0044]31:钝化层
[0045]32:第二介电层
[0046]40:芯片
[0047]41:线路层
[0048]42:裂纹
[0049]50:凸块结构
[0050]51:焊锡层
[0051]52:接合处
[0052]60:载板
具体实施方式
[0053]本专利技术针对半导体封装元件的凸块结构进行改良，以下谨以多个实施例配合附图详细说明本专利技术的详细技术。
[0054]首先请参阅图1A所示，为本专利技术半导体封装元件的凸块结构10的第一实施例；于本实施例中，一凸块结构10形成于芯片20的一对应金属层11上；其中该芯片20及该金属层11的周围部分覆盖有一绝缘层12，再于该绝缘层12及未被该绝缘层12覆盖的金属层11上再形成有一第一介电层13，该第一介电层13对应未被绝缘层12覆盖的金属层11形成有一开口131；较佳地，该绝缘层12的材质为PSV，该第一介电层13材质可为聚酰亚胺(PI，Polyimide)或超低介电材(ELK，Extreme Low-K Dielectric)，并具有一第一长度L1。于本实施例中，该凸块结构10包含有一第一缓冲层14、一凸块下金属层15及一金属凸块16。
[0055]上述的第一缓冲层14形成于该第一介电层顶面132，其一端与该第一介电层13的开口内壁1312齐平，该第一缓冲层14具一小于该第一介电层13的第一长度L1的第三长度L3。于本实施例中，该第一缓冲层14的杨氏系数(Young's modulus)较第一介电层13的杨氏系数低。
[0056]上述的凸块下金属层15形成于对应开口131的金属层部分1311、开口内壁1312及该第一缓冲层14的顶面，该凸块下金属层15具有一小于该第一缓冲层14的第三长度L3的第二长度L2。因此，上述的第一缓冲层14即形成在该第一介电层顶面132的凸块下金属层15的部分151及该第一介电层顶面132之间。
[0057]上述的金属凸块16形成于凸块下金属层15上；于本实施例中，该金属凸块16由下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装元件的凸块结构，其中该半导体封装元件包含有一金属层及一第一介电层，该第一介电层形成于一金属层上，并对应该金属层部分形成有一开口，且该介电层具有一第一长度；其特征在于，该半导体封装元件的凸块结构包含：一凸块下金属层，形成于外露在该开口的金属层部分、该开口内壁及该第一介电层顶面；其中该凸块下金属层形成在该第一介电层顶面的部分具有一第二长度；一第一缓冲层，形成于该凸块下金属层部分及该第一介电层顶面之间，其中该第一缓冲层具有一第三长度，该第三长度大于该第二长度并小于该第一长度；及一金属凸块，形成于该凸块下金属层上。2.根据权利要求1所述的半导体封装元件的凸块结构，其特征在于，该第一缓冲层材质与该第一介电层材质相同。3.根据权利要求1所述的半导体封装元件的凸块结构，其特征在于，该第一缓冲层材质的杨氏系数较该第一介电层材质的杨氏系数低。4.根据权利要求1至3中任一项所述的半导体封装元件的凸块结构，其特征在...

【专利技术属性】
技术研发人员：苏志彦，林俊德，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：