具有集成的闪存与外围电路的半导体器件及其制造方法技术

本发明专利技术提供具有集成的闪存与外围电路的半导体器件及其制造方法。具体提供一种非易失性半导体存储器，包括：非易失性存储器区域，其包括栅极和第一绝缘侧壁，每个栅极包括浮动栅极、电极间绝缘膜及控制栅极的叠层，并且第一绝缘侧壁形成在栅极的侧壁上；外围电路区域，包括在与控制栅极层相同的一层上制成的单层栅极；以及第一边界区域，包括：第一隔离区域，其形成在半导体衬底中，用以隔离非易失性存储器区域和外围电路区域；第一导电图案，包括在与控制栅极层相同的一层上制成的部分且形成在隔离区域上方；以及第一冗余绝缘侧壁，其在与第一绝缘侧壁层相同的一层上制成且形成在第一导电图案在非易失性存储器区域一侧的侧壁上。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及其制造方法，并且特别涉及一种具有非易失性存储器的半导体器件及其制造方法，其中，该非易失性存储器是叠置栅极结构，其形成在半导体衬底表面上的栅极绝缘膜(隧道绝缘膜)上。叠置栅极结构包括浮动栅极(典型为多晶硅层)、电极间绝缘膜(典型为氧化物膜/氮化物膜/氧化物膜的ONO叠置绝缘膜)以及控制栅极(典型为多晶硅层)。
技术介绍
现在通常使用具有双层多晶硅层的非易失性半导体存储器，比如闪存等。通过如下步骤可形成闪存在硅衬底上形成隧道(tunneling)氧化物膜；在隧道氧化物膜上形成第一多晶硅层的浮动栅极；以及形成第二多晶硅层的控制栅极，其中将电极间绝缘膜插置在浮动栅极和控制栅极之间。氧化物膜/氮化物膜/氧化物膜的叠层ONO膜被用作电极间绝缘膜。通过在控制栅极与衬底之间施加电压，可以从衬底注入(写入)电荷到浮动栅极，以及将浮动栅极中的电荷排放(擦除)到衬底。浮动栅极独立形成在各个存储单元(cell)中。控制栅极由多个存储单元共用。为使控制栅极与浮动栅极之间电绝缘，ONO膜覆盖被控制栅极覆盖的浮动栅极的上表面和侧壁。在集成的外围电路区域中，第一多晶硅层被去除，而由本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器，包括：半导体衬底；包含非易失性存储器单元的非易失性存储器区域，该非易失性存储器单元具有栅极和第一绝缘侧壁，该栅极包括浮动栅极、电极间绝缘膜和控制栅极，这三者叠置在所述半导体衬底上方，所述第一绝缘侧壁 形成在所述栅极的侧壁上；包含晶体管的外围电路区域，该晶体管具有形成在所述半导体衬底上方的单层栅极，所述单层栅极在与所述控制栅极层相同的一层上制成；以及第一边界区域，其包括：第一隔离区域，其形成在所述半导体衬底中用以隔离所述非 易失性存储器区域和所述外围电路区域；第一导电图案，其包括在与所述控制栅极层相同的一层上制...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中川进一，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]