互补金属氧化物半导体装置及其制造方法制造方法及图纸

本发明专利技术提供了一种互补金属氧化物半导体（ＣＭＯＳ）装置及其制造方法。该ＣＭＯＳ装置包括：外延层，可形成在基底上；第一半导体层和第二半导体层，可分别形成在外延层的不同区域上；ＰＭＯＳ晶体管和ＮＭＯＳ晶体管，可分别形成在第一半导体层上和第二半导体层上。

【技术实现步骤摘要】

示例实施例涉及一种半导体装置及其制造方法，更具体地讲，涉及一种互补金属氧化物半导体(CMOS)装置及其制造方法。
技术介绍
如所公知的，金属氧化物半导体(MOS)晶体管用在电子装置的领域中。 具体地讲，由于互补金属氧化物半导体(CMOS)装置的许多优点，例如低 功耗、宽范围的工作区域、高的噪声容限(margin)等，所以CMOS装置可 以用在各种类型的电子装置中，在CMOS装置中，P沟道MOS (PMOS)晶 体管和N沟道MOS (NMOS)晶体管形成在一起以互补地工作。随着对工作速度更,高、尺寸减小和制造成本降低的电子装置(例如存储 器装置)的需求增多，已经对增大CMOS装置的工作速度和集成度进行了研 咒。通常，如果缩短沟道的长度，则晶体管的集成度增大，同时流过沟道的 电流的量也增大。然而，如果沟道的长度小于临界值，则会发生短沟道效应。 具体地讲，缩短的沟道长度会导致源极和沟道的电势受漏极电势的影响。因 此，会难以通过缩短沟道的长度来增大晶体管的工作速度和/或集成度。因此，为了通过增大沟道的载流子迁移率来增大晶体管的输出电流和/ 或提高晶体管的开关性能，已经进行了研究。然而，因为传统的方法会利用 昂贵的绝缘体上硅(SOI)基底或晶片键合方法等，所以与制造工艺相关的问题会被复杂化和/或其成本增大。
技术实现思路
示例实施例可提供一种可以以更低的制造成本更容易地制造的互补金属氧化物半导体(CMOS)装置，该CMOS装置可包括具有更高的载流子迁移 率的沟道。示例实施例还可提供一种制造CMOS装置的方法。根据示例实施例，可提供一种CMOS装置，该CMOS装置包括外延 层，形成在基底上；第一半导体层和第二半导体层，可分别形成在外延层的 不同区域上；PMOS晶体管和NMOS晶体管，可分别形成在第一半导体层上 和第二半导体层上。外延层可包括SiGe层。第一半导体层可包括上层和下层，上层和下层可顺序地堆叠在外延层上， 其中，下层可以是其中可形成有沟道的层，上层可以是覆盖层。 下层可包括压应变的Ge层或压应变的GaAs层。 覆盖层可包括Si层。覆盖层的厚度可以处于3nm至100nm的范围内。 第二半导体层可包括拉应变的Si层。根据示例实施例，可提供一种CMOS装置，该CMOS装置包括第一 半导体层和第二半导体层，可分别形成在基底的不同区域上；PMOS晶体管 和NMOS晶体管，可分别形成在第一半导体层上和第二半导体层上，其中， 第一半导体层包括其中可形成有沟道的下层和可形成在所述下层上的覆盖层，覆盖层和第二半导体层可由相同的材料形成。SiGe层可形成在基底上，第一半导体层和第二半导体层可形成在所述 SiGe层上。下层可包括压应变的Ge层或压应变的GaAs层。 第二半导体层可包括拉应变的Si层。 覆盖层的厚度可以处于3nm至100nm的范围内。根据示例实施例，可提供一种制造CMOS装置的方法，该方法包括以下 步骤在基底上形成外延层；在外延层的第一区域和第二区域上分别形成第 一半导体层和第二半导体层；在第一半导体层和第二半导体层上分别形成 PMOS晶体管和NMOS晶体管。可由SiGe形成外延层。第一半导体层可包括上层和下层，上层和下层可顺序地堆叠在外延层上， 其中，下层可以是其中可形成有沟道的层，上层可以是覆盖层。在外延层的第一区域和第二区域上分别形成第一半导体层和第二半导体 层的步骤可包括在第一区域上形成下层；在下层上形成覆盖层，并在第二 区域上形成第二半导体层。可以由相同的材料形成第二半导体层和覆盖层。 可以同时形成第二半导体层和覆盖层。 第二半导体层可包括拉应变的Si层。下层可包括压应变的Ge层或压应变的GaAs层。 可将所述覆盖层形成为具有范围为3nm至100nm的厚度。附图说明通过参照附图详细描述示例实施例，示例实施例的以上和其它特征及优 点将变得更加清楚。附图意在示出示例实施例，而不应该被解释为限制权利 要求意图覆盖的范围。除非明确地标出，否则附图将不被视为按比例绘制的。图1是根据示例实施例的互补金属氧化物半导体(CMOS)装置的剖视图。图2A至图2E是示出根据示例实施例的制造CMOS装置的方法的剖视图。图3A至图3C是示出根据另一示例实施例的制造CMOS装置的方法的 剖视图。具体实施例方式在这里公开了详细的示例实施例。然而，为了描述示例实施例的目的， 这里公开的特定的结构上和功能上的细节仅仅是代表性的。然而，可以以许 多替换性的形式来实施示例实施例，且示例实施例不应该-故解释为仅限于在 此阐述的实施例。因此，虽然示例实施例能够具有各种修改和可选择的形式，但是在附图 中通过示例的方式示出了示例实施例的实施例，并且在这里将详细描述示例 实施例的实施例。然而，应该理解的是，没有意图使示例实施例局限于公开 的具体形式，而是相反，示例实施例将覆盖落入示例实施例的范围内的所有修改、等同物和替换物。在附图的整个描述中，相同的标号表示相同的元件。 将理解的是，虽然术语"第一"、"第二"等在这里可以用来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用来将一个元件与 另一元件区别开来。例如，在不脱离示例实施例的范围的情况下，第一元件 可被称为第二元件，类似地，第二元件可被称为第一元件。如这里所使用的，术语"和/或"包括一个或多个相关所列项目的任意组合和所有组合。应该理解的是，当元件被称作"连接"或"结合"到另一元件时，该元 件可以直接连接或结合到另一元件，或者可以存在中间元件。相反，当元件 被称作"直接连接"或"直接结合"到另一元件时，不存在中间元件。应当 以相同的方式解释用于描述元件之间的关系的其它词语(例如"在...之间" 和"直接在...之间"、"与...相邻"和"与...直接相邻"等)。这里使用的术语仅为了描述具体实施例的目的，而不意图限制示例实施例。如这里所使用的，除非上下文另外清楚地指出，否则单^:形式也意图包 括复数形式。还将理解的是，当这里使用术语"包含"和/或"包括"时，说 明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加 一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还应该注意的是，在一些可选择的实施方式中，标示出的功能/动作可以 不按照图中标示出的顺序发生。例如，根据所涉及的功能/动作，连续示出的 两幅图实际上可以基本同时地执行，或者有时可以4要照相反的顺序来执行。图1是根据示例实施例的互补金属氧化物半导体(CMOS)装置的剖视图。参照图1,外延层(epi-layer) 110可形成在基底100上，基底100可以 是Si基底，外延层110可以是SiGe层，例如Si。.5Gea5层。第一半导体层SL1 和第二半导体层SL2可分别形成在外延层110的不同区域上。绝缘层115可 作为第一半导体层SL1和第二半导体层SL2之间的分隔层形成在外延层110 上。在其它示例实施例中，可以省略外延层110,即，第一半导体层SL1和 第二半导体层SL2可直接形成在基底100的不同区域上。第一半导体层SL1可包括下层120和上层130a,下层120和上层130a 可顺序地堆叠在外延层110上。下层120可以是其中可形成沟道的层，上层 130a可以是覆盖层(capp本文档来自技高网...

【技术保护点】
一种互补金属氧化物半导体装置，包括：　外延层，在基底上；　第一半导体层和第二半导体层，在外延层的不同区域上；　ＰＭＯＳ晶体管，在第一半导体层上；　ＮＭＯＳ晶体管，在第二半导体层上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：姜东勋，李商文，田重锡，白光铉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]