半导体电路装置及其设计方法制造方法及图纸

本发明专利技术提供一种将距晶体管的阱端的距离考虑在内的半导体电路装置的设计方法。具有Ｎ阱（１１２）和Ｐ阱（１１３）的单元中，将从Ｎ阱（１１２）内的接触用Ｎ型区域（１０６）的中心线（１２１）到Ｎ阱端（１０１’）的距离ＳＰ０４，设定成晶体管不受抗蚀剂影响的距离。从势阱边界（１０１）到接触用Ｎ型区域（１０６）的中心线（１２１）的距离等于ＳＰ０４。Ｐ阱１１３上，也采取与Ｎ阱１１２相同的设计。由此，单元内的晶体管，可实现考虑来自一个方向的抗蚀剂的影响的建模。此外，通过作成满足上述条件的单元阵列，可以提高设计精度。

【技术实现步骤摘要】

本专利技术涉及集成多个金属绝缘体半导体晶体管构成的。
技术介绍
近年来，例如，在MIS型半导体集成电路等LSI领域中，随着半导体元件图形的细微化、高集成化和半导体元件动作的高速化，集成电路所要求的设计规格也变得多样而复杂。一般来说，以微处理器为代表的LSI(Large Scale Integration)，是由多个被称为单元的基本功能单位电路组合而成。单元中配置有金属绝缘体半导体晶体管(MIS晶体管)、电容、电阻等多个元件。而且，随着LSI的高性能化、高集成化，决定LSI性能的单元电路设计变得非常重要。此外，为了进行高精度的单元电路设计，CAD(Computer Aided Design)工具的作用非常巨大。作为与设计精度联系紧密的CAD工具，电路模拟器是其中之一。所谓电路模拟器是指，以设计单元和LSI为对象，根据晶体管、电容、电阻等各元件的连接信息，及含有晶体管尺寸、电容值、电阻值等元件特性信息的网表，假想按照该设计制造的单元和LSI的电路动作，进行电路模拟。网表例如可以根据被设计单元的掩膜布局，由电路抽出装置抽出。此外，就晶体管的特性信息而言，为了在电路模拟器上高精度地再现晶本文档来自技高网...

【技术保护点】
一种半导体电路装置，其特征在于：在单元阵列形成区域中，将多个具有第一导电型的金属绝缘体半导体晶体管和第二导电型的金属绝缘体半导体晶体管的单元配置成阵列状而成，所述单元阵列形成区域中，多个第一导电型的第１阱和第二导电型的第２阱，被交错配置在栅极宽度方向上，所述第１阱和第２阱之中，所述单元阵列形成区域中的配置在栅极宽度方向的最外侧的外侧阱的外侧端部、与形成在外侧阱内的活性区域的距离，被设定为规定值以上。

【技术特征摘要】
JP 2005-12-15 2005-3613701.一种半导体电路装置，其特征在于在单元阵列形成区域中，将多个具有第一导电型的金属绝缘体半导体晶体管和第二导电型的金属绝缘体半导体晶体管的单元配置成阵列状而成，所述单元阵列形成区域中，多个第一导电型的第1阱和第二导电型的第2阱，被交错配置在栅极宽度方向上，所述第1阱和第2阱之中，所述单元阵列形成区域中的配置在栅极宽度方向的最外侧的外侧阱的外侧端部、与形成在外侧阱内的活性区域的距离，被设定为规定值以上。2.根据权利要求1所述的半导体电路装置，其特征在于，所述规定值是1μm。3.根据权利要求1所述的半导体电路装置，其特征在于，具有所述活性区域与所述外侧阱的外侧端部之间形成的外侧阱接触用区域，从所述外侧阱与邻接的其他阱之间的分界线到所述外侧阱的外侧端部的距离，与从所述分界线到所述外侧阱接触用区域的中心线的距离相比，大于一倍且为两倍以下。4.根据权利要求1所述的半导体电路装置，其特征在于，所述单元阵列形成区域中的、栅极宽度方向上被配置得比所述外侧阱更靠内侧的第1阱内，具有在栅极宽度方向上相向设置的第1活性区域和第2活性区域；以及，在所述第1活性区域和所述第2活性区域之间形成的第1阱接触用区域，从所述第1阱与所述第2阱之间的分界线到所述第1阱的栅极宽度方向的端部的距离，与从所述分界线到所述第1阱接触用区域的中心线的距离相比，大于一倍且为两倍以下。5.根据权利要求3所述的半导体电路装置，其特征在于，从所述单元的外框的栅极长度方向的端部到所述活性区域的距离，比从所述分界线到所述活性区域的距离大。6.根据权利要求3所述的半导体电路装置，其特征在于，从所述单元的外框的栅极长度方向的端部到所述活性区域的距离，为1μm以上。7.根据权利要求1～6的任一项所述的半导体电路装置，其特征在于，所述第一导电型是N型，所述第二导电型是P型。8.一种半导体电路装置，其特征在于阵列状配置多个单元而成...

【专利技术属性】
技术研发人员：关户真策，山下恭司，大谷一弘，佐原康之，生驹大策，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[]