薄膜晶体管、反相器、逻辑器件和半导体器件的形成方法技术

本发明专利技术涉及一种包括公共栅极的互补金属氧化物半导体（ＣＭＯＳ）薄膜晶体管、包括ＣＭＯＳ晶体管的逻辑器件、及ＣＭＯＳ薄膜晶体管的制造方法。在一个实施例中，ＣＭＯＳ薄膜晶体管包括基衬底和形成于基衬底上的半导体层。Ｐ沟道晶体管和Ｎ沟道晶体管形成于单一半导体层上以彼此相交且公共栅极形成于相交的区域。另外，肖特基势垒感应材料层形成于Ｐ沟道晶体管的源极和漏极上。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件和其制造方法，且更具体而言，本专利技术涉及包括公共栅极的互补金属氧化物半导体(CMOS)晶体管、包括CMOS晶体管的逻辑器件、及CMOS晶体管的制造方法。
技术介绍
CMOS晶体管可以包括一起安装于衬底上的PMOS晶体管和NMOS晶体管以互补彼此的功能。这样的半导体器件可以用低功率驱动且以相对高速工作。CMOS晶体管通常使用公共栅极。换言之，当驱动PMOS和NMOS晶体管的任意之一时，将驱动电压施加到两个晶体管的栅极。因此，当驱动NMOS和PMOS晶体管之一，例如，NMOS晶体管时，PMOS晶体管也可能被驱动，尽管其必须为关状态。
技术实现思路
本专利技术的实施例提供了一种能够仅驱动PMOS晶体管和NMOS晶体管之一而不驱动另一个的互补金属氧化物半导体(CMOS)薄膜晶体管。本专利技术的实施例还提供了包括CMOS薄膜晶体管的逻辑器件。本专利技术的实施例还提供了CMOS薄膜晶体管的制造方法。根据本专利技术的实施例，CMOS晶体管包括基衬底(base substrate)和形成于基衬底上的具有预定形状的半导体层。P沟道晶体管和N沟道晶体管形成于半导体层上，N沟道晶体管与P沟道晶体管相交且与P沟道晶体管共用栅极，且肖特基势垒感应材料(Schottky barrier inducing material)层形成于P沟道晶体管和N沟道晶体管之一的源极和漏极上。肖特基势垒感应材料层和栅极可以例如由铂或铒形成。根据本专利技术的另一实施例，反相器(inverter)包括CMOS薄膜晶体管，所述CMOS薄膜晶体管包括P沟道晶体管；N沟道晶体管，与P沟道晶体管相交且与P沟道晶体管共用栅极；基衬底；和具有预定形状的半导体层，形成于基衬底上。P沟道晶体管和N沟道晶体管形成于半导体层上，且肖特基势垒感应材料层形成于P沟道晶体管和N沟道晶体管之一的源极和漏极上。根据本专利技术的另一实施例，NOR(或非)逻辑器件包括两个CMOS薄膜晶体管。每个CMOS薄膜晶体管可以具有与以上反相器相同的结构。根据本专利技术的另一实施例，NAND(与非)逻辑器件包括两个CMOS薄膜晶体管。每个CMOS薄膜晶体管可以具有与以上反相器相同的结构。在反相器、NOR逻辑器件且NAND逻辑器件中，肖特基势垒感应材料层和栅极可以例如由铂或铒形成。根据本专利技术的又一实施例，一种CMOS薄膜晶体管的形成方法包括在基衬底上形成半导体层；在半导体层内界定形成P沟道晶体管的第一区和形成N沟道晶体管的第二区；构图半导体层来制造第一和第二区；分别在第一区和第二区上形成P沟道晶体管和N沟道晶体管；在P沟道晶体管和N沟道晶体管之一的源极和漏极上形成肖特基势垒感应材料层；和在P沟道晶体管和N沟道晶体管相交的区域上形成公共栅极。肖特基势垒感应材料层可以例如由铂或铒形成。栅极也可以由铂或铒形成。在形成肖特基势垒感应材料层之后，可以将所得的结构在预定的温度退火。附图说明参考附图，通过详细描述本专利技术的示范性实施例，本专利技术的以上和其他特征和优点将变得更加明显，在附图中图1是根据本专利技术的实施例的包括公共栅极的互补金属氧化物半导体(CMOS)薄膜晶体管的平面图；图2是沿图1的线2-2’所取的横截面图；图3是沿图1的线3-3’所取的横截面图；图4是反相器的电路图；图5是实施例的平面图，其中图4的反相器用图1的CMOS晶体管形成； 图6是NOR门的电路图；图7实施例的平面图，其中图6的NOR门用图1的CMOS晶体管形成；图8是NAND门的电路图；图9是实施例的平面图，其中图8的NAND门用图1的CMOS晶体管形成；和图10到18是示出图1的CMOS晶体管的制造方法的横截面图。具体实施例方式现将参考附图更加全面地描述本专利技术的实施例，在附图中显示了本专利技术的优选实施例。在附图中，为了清晰，可以夸大层和区的厚度。某些附图的右侧的图是在其左侧的图的右侧视图。参考图1，P沟道晶体管即PMOS晶体管(PT)安装于基衬底S1上，N沟道晶体管即NMOS晶体管(NT)也安装于基衬底S1上以垂直于PMOS晶体管PT。公共栅极存在于PMOS晶体管PT和NMOS晶体管NT的相交处。PMOS晶体管PT和NMOS晶体管NT形成为一体。例如，PMOS晶体管PT和NMOS晶体管NT形成为具有预定厚度的单一硅层。图2是沿图1的线2-2’所取的横截面图。参考图2，基衬底S1是由依次堆叠半导体衬底40和氧化物膜42而获得的绝缘体上硅(SOI)衬底。氧化物膜42可以是氧化硅膜。比如硅层44的半导体层放置在氧化物膜42上。硅层44包括用p型杂质掺杂的源极PS和用p型杂质掺杂的漏极PD。沟道形成于源极PS和漏极PD之间。肖特基势垒感应材料层46放置在源极PS和漏极PD的表面上。例如，材料层46可以是具有约200的厚度的铂(Pt)层或铒(Er)层。肖特基势垒感应材料层46也可以改为放置在源极NS和漏极ND的表面上。但是，肖特基势垒感应材料层优选地不同时形成于PMOS晶体管和NMOS晶体管的源极和漏极上。在任何情形下，为了清楚，本说明书仅就特基势垒感应材料层46放置在源极PS和漏极PD的表面上的实例继续进行。接着，栅极绝缘膜52和公共栅极G依次堆叠于源极PS和漏极PD之间的硅层44上。栅极绝缘膜52可以是氧化硅膜或其他已知的适当的栅极介电膜。公共栅极G可以是具有例如约200的厚度的Pt或Er层。图3是沿图1的线3-3’所取的横截面图。参考图3，被用作NMOS晶体管NT的部分硅层44包括源极NS和漏极ND，源极NS和漏极ND的每个用n型杂质掺杂。源极NS和漏极ND之间的硅层44被用作沟道。因为如上述肖特基势垒感应材料层46放置在PMOS晶体管PT的源极PS和漏极PD的表面上，所以在图1的CMOS晶体管中PMOS晶体管PT的正阈值电压高于NMOS晶体管NT的正阈值电压。换言之，由于在PMOS晶体管PT的源极和漏极上的肖特基势垒感应材料层46，引起PMOS晶体管PT的阈值电压偏移，导致了PMOS和NMOS晶体管之间的阈值电压差异。应注意虽然本说明书是基于PMOS晶体管的源极和漏极上的肖特基势垒感应材料层46的，如果肖特基势垒感应材料层46在NMOS晶体管的源极和漏极上，相同类型的NMOS晶体管的阈值偏移也会发生。那么在任一种情形下，使用该CMOS晶体管可以解决一种常规的问题，即，当驱动NMOS晶体管时，也驱动了PMOS晶体管。现将描述其中应用了图1的CMOS晶体管的各种实例。图4是包括单一PMOS晶体管PT和单一NMOS晶体管NT的反相器的电路图。图5示出了其中图4的反相器包括图1的CMOS晶体管的实施例。参考图5，连接到PMOS晶体管PT的漏极PD(未显示)的接触焊盘P2通过导电线路50连接到NMOS晶体管NT的漏ND(未显示)。导电线路50连接到输出，所述输出可以是外部传感单元(未显示)。将电源电压Vdd通过接触焊盘P1施加到PMOS晶体管PT的源极PS。将地电压VGND施加到NMOS晶体管NT的源极NS。具有均用肖特基势垒感应材料掺杂的源极和漏极的PMOS晶体管PT具有肖特基势垒。当PT被掺杂为肖特基势垒感应材料且源极和漏极之间的沟道用p型杂质掺杂时，PMOS晶体管PT的阈值电压增加到约0.9V。于是，当将高于NMOS晶体管NT的阈值电本文档来自技高网...

【技术保护点】
一种互补金属氧化物半导体薄膜晶体管，包括：基衬底；半导体层，形成于所述基衬底上；Ｐ沟道晶体管，形成于所述半导体层上；Ｎ沟道晶体管，形成于所述半导体层上，所述Ｎ沟道晶体管与所述Ｐ沟道晶体管相交，且所述Ｎ沟道晶体 管和所述Ｐ沟道晶体管具有公共栅极；所述Ｐ沟道晶体管和所述Ｎ沟道晶体管之一的源极和漏极；和肖特基势垒感应材料层，形成于所述源极和漏极的表面上。

【技术特征摘要】
KR 2004-12-16 107159/041.一种互补金属氧化物半导体薄膜晶体管，包括基衬底；半导体层，形成于所述基衬底上；P沟道晶体管，形成于所述半导体层上；N沟道晶体管，形成于所述半导体层上，所述N沟道晶体管与所述P沟道晶体管相交，且所述N沟道晶体管和所述P沟道晶体管具有公共栅极；所述P沟道晶体管和所述N沟道晶体管之一的源极和漏极；和肖特基势垒感应材料层，形成于所述源极和漏极的表面上。2.如权利要求1所述的互补金属氧化物半导体薄膜晶体管，其中，所述肖特基势垒感应材料层由铂和铒之一形成。3.如权利要求1所述的互补金属氧化物半导体薄膜晶体管，其中，所述栅极由铂和铒之一形成。4.如权利要求1所述的互补金属氧化物半导体薄膜晶体管，其中，所述基衬底包括绝缘体上硅衬底或单一半导体衬底。5.一种包括互补金属氧化物半导体薄膜晶体管的反相器，所述互补金属氧化物半导体薄膜晶体管包括P沟道晶体管；N沟道晶体管，与所述P沟道晶体管相交，所述N沟道晶体管与所述P沟道晶体管具有公共栅极；基衬底；和半导体层，形成于所述基衬底上，其中，所述P沟道晶体管和所述N沟道晶体管形成于所述半导体层上，且肖特基势垒感应材料层形成于所述P沟道晶体管和所述N沟道晶体管之一的源极和漏极的表面上。6.如权利要求5所述的反相器，其中，所述肖特基势垒感应材料层由铂和铒之一形成。7.如权利要求5所述的反相器，其中，所述栅极由铂和铒之一形成。8.一种包括两个互补金属氧化物半导体薄膜晶体管的NOR逻辑器件，所述互补金属氧化物半导体薄膜晶体管均包括P沟道晶体管；N沟道晶体管，与所述P沟道晶体管相交，所述N沟道晶体管与所述P沟道晶体管具有公共栅极；基衬底；和半导体层，形成于所述基衬底上，其中，所述P沟道晶体管和所述N沟道晶体管形成于所述半导体层上，且肖特基势垒感应材料层形成于所述P沟道晶体管和所述N沟道晶体管之一的源极和漏极的表面上。9.如...

【专利技术属性】
技术研发人员：金汶庆，李兆运，朴允童，金桢雨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]