半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法。所述半导体器件包括：在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型ＭＯＳ晶体管；和在所述衬底上的，具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型ＭＯＳ晶体管，所述第一导电型和所述第二导电型为彼此相反的类型。本发明专利技术中的半导体器件可以在进行抛光的同时抑制和防止电腐蚀，从而可以获得高可靠性的栅极结构，且可以提高晶体管的表现。

【技术实现步骤摘要】

本专利技术涉及半导体器件及其制造方法，通过其可以防止在双金属栅极结构中产生电腐蚀。
技术介绍
根据按比例缩小原理，通过微型化晶体管，从而实现了具有较高集成度和较高操作速度的晶体管。栅极绝缘膜被进一步薄化，且在例如0.1μm或更小的栅极长度的晶体管中，必须将栅极绝缘模的厚度减小为2nm或更小。通常，使用多晶Si(多晶硅)作为栅电极材料。为此的原因包括在栅电极和栅电极下面的栅极绝缘膜之间的界面的稳定性。另一原因在于，因为通过比如离子注入和扩散的技术可以容易地将杂质引入到多晶硅的内部，所以可以通过适当地选择杂质元素和其浓度来形成对于nMOS和pMOS具有最佳功函数的栅电极，从而获得最佳的阈值。然而，随着晶体管的微型化，栅电极的耗尽的问题变得显著。栅电极的耗尽是难于抑制的现象，因为多晶硅是半导体。因此，已经广泛地报道通过直接在栅极绝缘膜上形成金属膜来取代多晶硅，可以抑制栅电极的耗尽，因此已经关注金属栅极的开发。然而，在金属栅极由单一种类的金属组成的情形，nMOS晶体管的栅电极的功函数和pMOS晶体管的功函数彼此相等。因此，难于调节nMOS晶体管的栅电极的功函数和pMOS晶体管的栅电极的功函数，且不可能获得适当的阈值。为了克服该问题，提出了一种双金属栅极，其中分别选择对于nMOS晶体管的栅电极和对于pMOS晶体管的栅电极的金属材料，例如，具有相当于n型多晶硅的功函数的金属材料适于nMOS晶体管的栅电极，具有相当于p型多晶硅的功函数的金属材料适于pMOS晶体管的栅电极(例如，参考日本专利公开No.2003-258121和2003-45995)。现将在以下参考图6A至6I所示的制造步骤的剖面图来描述具有双金属栅电极的晶体管的制造方法。首先，如图6A所示，通过光刻和干蚀刻技术在衬底上形成的层绝缘膜111中形成用于形成金属栅极的沟槽112和113。层绝缘膜例如由氧化硅膜组成。接下来，如图6B所示，在包括沟槽112和113的内表面的层绝缘膜111的整个表面上形成栅极绝缘膜121和用于pMOS晶体管的栅极材料层122。例如栅极绝缘膜121的厚度为几个微米，金属栅极材料层122由约10到40nm厚度的pMOS金属材料形成。另外，在图6B到6I中省略了衬底11部分。随后，如图6C所示，将抗蚀剂施加在金属栅极材料层122的整个上表面(衬底的整个上表面)来形成抗蚀剂膜123。接下来，如图6D所示，通过光刻技术在nMOS晶体管形成区的上侧上的抗蚀剂膜123中形成开口部分124。在该情形，在pMOS晶体管形成区的上侧上留下抗蚀剂膜122。随后，如图6E所示，使用抗蚀剂膜123作为蚀刻掩模，通过使用化学液体选择性地蚀刻nMOS晶体管形成区中的用于pMOS晶体管的金属栅极材料层122。结果，在pMOS晶体管形成区中留下了用于pMOS晶体管的金属栅极材料层122。接下来，通过使用有机溶剂来去除抗蚀剂膜123。结果，暴露了用于pMOS晶体管的金属栅极材料层122，如图6F所示。随后，如图6G所示，形成用于nMOS晶体管的金属栅极材料层125来覆盖金属栅极材料层122并覆盖包括沟槽112和113的内表面的层绝缘膜111的整个表面。金属栅极材料层125例如由10到40nm厚度的nMOS金属栅极材料形成。接下来，如图6H所示，在包括沟槽112、113的内表面的用于nMOS晶体管的金属栅极材料层125上形成电极金属材料层126。随后，如图6I所示，通过化学机械抛光(其后简称为CMP)来去除多余部分的电极金属化材料层126、层绝缘膜111上的用于nMOS晶体管的金属栅极材料层125和用于pMOS晶体管的金属栅极材料层122，由此形成嵌入在沟槽112中的具有金属栅极材料层122、125和电极金属材料层126的金属栅极131，且在沟槽112和金属栅极131之间具有栅极绝缘膜121；且形成嵌入在沟槽113中的具有用于pMOS晶体管的金属栅极材料层125和电极金属材料层126的金属栅极132，且在沟槽113和金属栅极132之间具有栅极绝缘膜121。以该方式，形成了包括金属栅极的双栅极结构。
技术实现思路
为了抛光(CMP)构成电极金属材料层、用于nMOS晶体管的金属栅极材料、用于pMOS晶体管的金属栅极材料和栅极绝缘膜的四种材料，需要调整包括这四种将要被抛光的材料和下膜(例如氧化硅(SiO2))在内总共五种材料之间的选择比，且难于开发研磨剂(浆料)。另外，因为抛光了多种膜，由于膜厚度的离散以及膜之间抛光速率的差异的离散的存在，所以难于稳定工艺的离散。另外，因为在CMP时暴露了最多层叠的三层金属材料层，由于不同金属之间的势能差容易产生电腐蚀，这可能降低产率和可靠性。因此，存在一种需求来减小抛光电极金属材料层时暴露的金属层的数量以及使得能够在以高工艺精度来抛光的同时允许用相关技术中使用的研磨剂来抛光，并且防止在抛光时防止电腐蚀的发生。为了满足以上的需求，根据本专利技术的实施例，提供有一种半导体器件，其包括在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管；具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和第二导电型为彼此相反的类型。在所述半导体器件中，第一导电型MOS晶体管的第一栅电极材料层、第二导电型MOS晶体管的第二电极材料层和电极金属层形成于第一沟槽中，且栅极绝缘膜形成于其间，在第一沟槽中，第一栅电极材料层和第二栅电极材料层被电极金属层覆盖；且第二导电型MOS晶体管的第二栅电极材料层和电极金属层形成于第二沟槽中，且栅极绝缘膜形成于其间，在第二沟槽中，第二栅电极材料层被电极金属层覆盖。在所述半导体器件中，第一栅电极材料层和第二栅电极材料层在第一沟槽中被电极金属层覆盖，在第一沟槽中形成有第一导电型MOS晶体管的栅极；且第二栅电极材料层在第二沟槽中被电极金属层覆盖，在第二沟槽中形成有第二导电型MOS晶体管的栅极。因此，当如此抛光从而在第一沟槽和第二沟槽中留下电极金属层时，暴露于表面的层是电极金属层和栅极绝缘膜，从而不会容易地产生电腐蚀。另外，因为通过仅抛光电极金属层而在第一沟槽和第二沟槽内形成电极金属层，可以容易地实现具有高精度的抛光，同时使用相关技术中使用的研磨剂。根据本专利技术的另一实施例，提供有一种半导体器件，其包括在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管；具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和第二导电型为彼此相反的类型。在所述半导体器件中，第一导电型MOS晶体管的第一栅电极材料层、第二导电型MOS晶体管的第二电极材料层和电极金属层形成于第一沟槽中，且栅极绝缘膜形成于其间，在第一沟槽中，至少第一栅电极材料层被电极金属层覆盖；且第二导电型MOS晶体管的第二栅电极材料层和电极金属层形成于第二沟槽中，且栅极绝缘膜形成于其间，在第二沟槽中，第二栅电极材料层被电极金属层覆盖。在所述半导体器件中，第一栅电极材料层在第一沟槽中被电极金属层覆盖，在第一沟槽中形成有第一导电型MOS晶体管的栅极。因此，当如此抛光从而在第一沟槽和第二沟槽中留下电极金属层时，暴露于表面的层是电极金属层、第二栅电极材料层和本文档来自技高网...

【技术保护点】
一种半导体器件，包括：在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型ＭＯＳ晶体管，和在所述衬底上的，具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型ＭＯＳ晶体管，所述第一导电型和所述 第二导电型为彼此相反的类型；其中，所述第一导电型ＭＯＳ晶体管的第一栅电极材料层、所述第二导电型ＭＯＳ晶体管的第二电极材料层和所述电极金属层形成于所述第一沟槽中，且栅极绝缘膜形成于其间，在所述第一沟槽中，所述第一栅电极材料层和 所述第二栅电极材料层被所述电极金属层覆盖；且所述第二导电型ＭＯＳ晶体管的第二栅电极材料层和所述电极金属层形成于所述第二沟槽中，且所述栅极绝缘膜形成于其间，在所述第二沟槽中，所述第二栅电极材料层被所述电极金属层覆盖。

【技术特征摘要】
JP 2005-6-13 172031/051.一种半导体器件，包括在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管，和在所述衬底上的，具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和所述第二导电型为彼此相反的类型；其中，所述第一导电型MOS晶体管的第一栅电极材料层、所述第二导电型MOS晶体管的第二电极材料层和所述电极金属层形成于所述第一沟槽中，且栅极绝缘膜形成于其间，在所述第一沟槽中，所述第一栅电极材料层和所述第二栅电极材料层被所述电极金属层覆盖；且所述第二导电型MOS晶体管的第二栅电极材料层和所述电极金属层形成于所述第二沟槽中，且所述栅极绝缘膜形成于其间，在所述第二沟槽中，所述第二栅电极材料层被所述电极金属层覆盖。2.一种半导体器件，包括在衬底上的，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管，和在所述衬底上的，具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和所述第二导电型为彼此相反的类型；其中，所述第一导电型MOS晶体管的第一栅电极材料层、所述第二导电型MOS晶体管的第二电极材料层和所述电极金属层形成于所述第一沟槽中，且所述栅极绝缘膜形成于其间，在所述第一沟槽中，至少所述第一栅电极材料层被所述电极金属层覆盖；且所述第二导电型MOS晶体管的第二栅电极材料层和所述电极金属层形成于所述第二沟槽中，且所述栅极绝缘膜形成于其间，以及在所述第二沟槽中所述第二栅电极材料层被所述电极金属层覆盖。3.一种半导体器件的制造方法，所述半导体器件包括在衬底上，具有在所述衬底上的绝缘膜中形成的第一沟槽中设置的栅电极的第一导电型MOS晶体管，和具有在所述绝缘膜中形成的第二沟槽中设置的栅电极的第二导电型MOS晶体管，所述第一导电型和所述第二导电型为彼此相反的类型；所述方法包括步骤在所述第一沟槽和所述第二沟槽中形成栅极绝缘膜；在所述第一沟槽中形成所述第一导电型MOS晶体管的第一栅电极材料层，在从开口部分到所述第一沟槽的内部的范围内，且在所述第一沟槽和所述第一栅电极材料层之间具有栅极绝缘膜；在所述第一沟槽和所述第二沟槽中形成第二栅电极材料层，在所述第一沟槽和所述第二栅电极材料层之间具有所述栅极绝缘膜和所述第一栅电极材料层，在所述第二沟槽和所述第二栅电极材料层之间具有所述栅极绝缘膜；去除所述第二栅电极材料层，从而仅在相对于所述第一沟槽和所述第二沟槽每个的所述开口部分的内表面上存在所述第二栅电极材料层；在所述第一沟槽和所述第二沟槽中形成电极金属层从而填充所述沟槽，由此用所述电极金属层在所述第一沟槽中覆盖所述第一栅电极材料层和所述第二栅电极材料层，且用所述电极金属层在所述第二沟槽中覆盖所述第二栅电极材料层；以及去除所述绝缘膜上的所述电极金属层的多余的部分以留下所述电极金属层，其状态为在所述第一沟槽中覆盖所述第一栅电极材料层和所述第二栅电极材料层，且在所述...

【专利技术属性】
技术研发人员：长滨嘉彦，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]