存储装置、存储器和处理该存储器的方法制造方法及图纸

本发明专利技术涉及存储装置、存储器和处理该存储器的方法。本发明专利技术的实施例涉及集成存储装置、集成存储芯片和用于制造集成存储装置的方法，包括至少一个具有漏极端子、源极端子、浮栅、选择栅极端子和控制栅极端子的集成存储装置，其中漏极端子和源极端子之间的导电性能够通过控制栅极端子被独立控制。

【技术实现步骤摘要】

本专利技术一股涉及集鹏麟置、集鹏储芯片和串随集鹏储装置的方法，并且，特别涉及，用于UCP(Uniform Channel Program,统一沟道编程)快闪存储 装置的新型结构。10
技术介绍
目前，集，储装置设计、存储芯片设计和集旨储器电路设计不断发展为 更高存储密度和更高读写速度，同时保持存储装置和存储芯片的旨嬉消耗在合 理的水平。尽管该领域的创新已经在用于制造这种存储芯片的各个半导体技术领fe观i5得更鄉展，但是很少涉及已知标准存^a的基本结构。以下，出于简明的考虑，将集，储装置和集#储芯片简称为存储装置和 存储芯片。UCP快闪存储装置典型地使用富雷一诺特海姆式隧穿(Fowler-Nordhdm tunneling)以在浮栅(floating gate)，行读写操作。在UCP快闪存储装置的 20通常的基本结构的情况下，存储的数字信息MUCP快闪存储装置的浮栅上的 电荷存储来保存。典型地，这样的存储装置的浮栅经由存储装置的(传统的、连接的)选择 栅极分配给字线WL。设置字线WL (也就是相应的集鹏麟置的选娜极)的水平为低，使得 25这些存储装置取消用于读写操作的选择。如果，在当存储錢被选择时，该选择的存储縫(其浮栅被fW高水平 的存储电荷所占据)被读出的情况下，静态读电流通过其漏极端子和其源极端 子之间形成的沟道流动。然而，选择的存储装置读出后，其浮栅由表现为低水平的存储电荷占据， 30沟道没有充分地形成在其漏极端子和其源极端子之间，并且因此在所述端子之间没有或只有少 态读电流流动。在现有技术中，配置在多个相应于位线的存储装置列中的一组存储装置中 的选择的存储装置的读出受到连接*存储装置列(分别平行于*存储装置 列的两个分离的相应位线)中存1，置的源极端子和漏极端子的影响。5 a3i^ffl接触-连接，两个位线可以被设置到预定的电压。与其中连接到不 同存，置列的存储装置的源极端子(也就是源极线)的位线可以被设置为公 共电压的其它存,置原理相对照，在标准ucp快闪存储装置原理的情况下这 是不可能的。因此，作为结果的静态读电流流动在连接到iia字线在存储装置列中选择 io的存^t^置的两个相应的位线上。该出现的静态读电流的大小表示存储装置列 中选择的存f^fi的存储器占有率的逻辑水平。此外，从以上可以明显地看到，两个位线(用于漏极和源极端子)对于相 应于现有技术的存《線置是必需的，以读出现有技术UCP快闪存储装置的存储 器占用率。15 因此，根据现有技术的存储装置在其最小维数方面沿字线的方向受限于两 倍的所用半导体工艺的导体间距要求(例如，Infineon的C9FLR2-UCP、 C120FL 和Cl 1FL/A技术)。例如在1T UCP快闪存储装置的情况下，存储装置间距(pitch) 被限制为織2和金属3的最小间距的两倍。作为结果，目前由导体间S树位线间距的限制导致1T ucp存麟置的相对大尺寸的剤ii^a区域。20 在不同配线平面上对位^ia行布线无助于克服间距限制，因此，在理论上， 用于连接不同配线平面的互连和接触孔(通路)之间的间隔要求一般与两个互 ^t间的间隔要求大小相同。相应地，取代用于位线的一个在另一个上的金属层的方法并不适于斷氐装 置的大小。其原因之一是用于堆叠通路的设计规则证明它们需要比一个接近另 25 —个的用于金属层的设计规则窄得多的容限。由于这种情况下预期的相关产量较低，因此成功地节省空间是相当不可能的。平行于位线，存储装置间隔维度典型地已经以对应于现有技术的最小方式 来配置。因此，目前UCP存储器的原理特另诉,积极的(aggressive)互连设计 30规则，以令存储单元尺寸尽可肖哋小。另外，如果实现了要求的接触-连接以施加必需的电压到两个位线，则存储单元的设计方面的关键情况将增加。相应地，标准UCP存储装置与其它装置原理相比较仍存在竞争劣势，特别是在大型和超大型存储器的情况下。 因为这些或其它原因，需要本专利技术。
技术实现思路
提供一种集^储装置，其至少包括漏极端子，源极端子，浮栅，选择栅 极端子和控库l娜极端子，其中漏极端子和源极端子之间的导电性肖諷通过控制 栅极端子3te控制。io 根据本专利技术的进一步实施例，提供一种集成UCP快闪存储装置，其包括漏 极端子区，源极端子区，相应于第一栅极的浮栅昏即浮栅，相应于第二栅极的 选娜胁即选择栅极，相应于第三栅极的控制栅膝即控制栅极，其以自对准方 式被限定在至少浮栅层和源极端子区之间。本专利技术的进一步实施例涉及集成存储装置，其包括漏极端子区和源极端子15区，配置在漏极端子区和源极端子区之间的沟道区，配置在沟道区上的隧道氧 化物层，配置在隧道氧化物层的第一部分上的浮栅层，配置在浮栅层上的第一 绝缘层，配置在第一绝缘层上的选择栅极层，配置在选择栅极层上的第二绝缘层，相应于控制栅极并至少配置在隧道氧化物层的第二部分上的控制栅极层； 和被配置以{，帝舰极层与浮栅层和选# 极层隔离的侧壁隔离。20 根据本专利技术的进一步实施例，提供一种集成存储芯片，其包括至少一个根据，皿的实施例的集^^it^置。本专利技术的进一步实施例涉及一种用于制造集成存储装置的方法，该方法包 括至少形成漏极端子区，源极端子区，浮栅层，选择栅极层和控第l湖极层，其 中控带湖极层至少部分地形成在配置于漏极端子区和源极端子区之间的隧道氧25化物层上。根据本专利技术的进一步实施例，提供一种用于制造集，储装置的方法，该 方法包括形成漏极端子区和源极端子区，在漏极端子区和源极端子区之间形成 隧道氧化物层，在隧道氧化物层的第一部分上形成浮栅层，在浮栅层上形成第 一绝缘层，在第一绝缘层上形皿PII极层，員 极层上形成第二绝缘层， 30形成至少相邻于面向所述源极端子区的所述浮栅层、所述第一绝缘层、所皿择栅f蹈和所述第二绝缘层的边缘的侧壁隔离，至少在隧道氧化物层的第二部 分上形成控帝卿极层。本专利技术的进一步特征和优点将通过以下的本专利技术的详细描述及参考附图而 变麟晰。附图说明所包括的附图提供了对本专利技术的进一步理解并且合并、构成为说明书的一 部分。附解了本专利技术的实施例并且连同文字说明解释了本专利技术的原理。本 专利技术的其它实施例和许多优点将被容易认识到，因为通过参考以下的详细说明 10它们将变得更好理解。图1示出根据本专利技术的实施例的集成存储装置的层堆叠的示意性示例性截面。图2示出根据实施例的集鹏鹏置的示意性布局顶视图，其配置在共用 公共源极的两个存储装置的两个存储装置列中。1具体实施例方式在以下具体实施方式中，将参考附图，其在此形成为具体实施方式的一部 分，并且其中通过实施本专利技术的示例性的具体实施例示出。应当理解也可以利 用其它的实施例并且在不脱离本专利技术的范围的情况下可以进行结构或其它改 20变。因此以下的详细说明并不作为限制，并且本专利技术的范围由所附权利要求限定。图1示出根据本专利技术的实施例的集，储装置12的层堆叠的示意性示例性 截面。根据本专利技术的实施例，集^储装置12配置在单独的半导体芯片上。25 在可选的实施例中(未图示)，存储装置也可连同其它集成电路(例如，微控制器、微处理器或任何常规电路) 一起配置在单个芯片上。根据图1的实施例的集成存储装置12包括形成在半导体本体中的漏极端子 区1和源极端子区2。配置本文档来自技高网...

【技术保护点】
一种集成存储装置，包括：　漏极端子；　源极端子；　浮栅；　选择栅极端子；和　控制栅极端子，其中所述漏极端子和所述源极端子之间的导电性能够通过所述控制栅极端子被独立控制。

【技术特征摘要】
US 2007-7-11 11/7761971、一种集成存储装置，包括漏极端子；源极端子；浮栅；选择栅极端子；和控制栅极端子，其中所述漏极端子和所述源极端子之间的导电性能够通过所述控制栅极端子被独立控制。2、 一种集成UCP快闪存储装置，包括漏极端子区；源极端子区；相应于第一栅极的浮栅层，也就是浮栅； 相应于第二栅极的选择栅极层，也就皿择栅极； 15 相应于第三栅极的控制栅极层，也就是控制栅极，其以自对准方式被至少限定在所述浮栅层和所述源极端子区之间。3、 权利要求2的集成存fi^S,其中所述源极端子区包括掩埋在所述控制 栅极层下面的扩散区。4、 权利要求2的集成存麟置，其中所逾源极端子区包括通a^f述控制栅 20极层的布局以自对准方式限定的离子注入区。5、 一种集鹏f^S，包括 漏丰及端子区和源极端子区；配置在所述漏极端子区和所述源极端子区之间的沟道区； 配置在所述沟道区上的隧道氧化物层； 25 iSS在所述隧道氧化物层的第一部分上的浮栅层； 配置^^f述浮栅层上的第一绝缘层； 12 ^^ 述第一绝缘层上的选 极层； 配置^^, 极层上的第1^色缘层；相应于控制栅极并至少配置在所述隧道氧化物层的第二部分上的控制栅极 30层；和被配置以将控帝姍极层^^f逾浮栅层和所鹏娜极层隔离的侧壁隔离。6、 权利要求5的集成存储装置，其中所述控制栅极以自对准方式被限定在 所述侧壁隔离和所述源极端子区之间。7、 权禾腰求5的集成存储装置，其中所述源极端子区包括掩埋在所述控制 栅极层下面的扩散区。8、权利要求5的集存储装置，其中所述源极端子区包括通a^f述控律姗IR^的布局以自对准方式限定的离子注入区。9、 权利要求5的集存储装置，其中所述集鹏储装置基于UCP快闪存 鹏置。10、 权利要求2的集成存储装置，其中面向所述漏极端子区的所述控制栅 极层的边缘与面向所述源极端子区的所述选择栅极层的边缘基本对准。11、 权利要求2的集成存储装置，其中面向所述漏极端子区的所述控律l湖 极层的边缘与面向所述源极端子区的所选择栅极层的边缘相重叠。12、 权禾腰求2的集成存储装置，其中包括所述浮栅层...

【专利技术属性】
技术研发人员：C彼得斯，R斯特伦茨，
申请(专利权)人：英飞凌科技股份公司，
类型：发明
国别省市：DE[德国]