本发明专利技术的标题是“薄膜晶体管阵列基板的制造方法及显示装置”，其中包括如下工序：形成由第１导电膜（１０）构成的图案；依次层叠栅绝缘膜（２）、半导体层（４）及光刻胶层；形成沿厚度方向具有台阶构造的光刻胶图案（４１）；利用光刻胶图案（４１）形成第１导电膜（１０）的露出区及半导体层（４）的图案；在第１导电膜的露出区中形成由与第１导电膜（１０）接触的第２导电膜（２０）构成的图案；用上层膜覆盖第２导电膜（２０）；以及在上述第２导电膜（２０）的上层形成第３导电膜（３０）。薄膜晶体管的栅电极（１６）用第１导电膜（１０）形成，源电极（２５）及漏电极（２６）用第２导电膜（２０）形成，像素电极用第３导电膜（３０）形成，第２导电膜（２０）用上层膜覆盖。
【技术实现步骤摘要】
0001本专利技术涉及薄膜晶体管阵列基板的制造方法，还涉及装有用上述 薄膜晶体管阵列基板的制造方法制造的薄膜晶体管阵列基板的显示装 置。
技术介绍
0002薄膜晶体管(以下也称为rTFTJ (ThinFilmTransistor))作为有源矩 阵(active matrix)液晶显示装置(AMLCD: Active-Matrix Liquid-Crystal Display)的像素驱动用晶体管而被广泛釆用。在TFT中非晶质(无定形 (amorphous)硅(Si)膜也作为半导体膜而使用，这是因为可用少的工序数 进行制造，容易实现绝缘性基板大型化，因此生产性高而被广泛釆用。0003在TFT阵列基板的制造工序中至少需要5道不同的蚀刻工序。另 外，为了形成对应于各自的蚀刻(etching)工序的光刻胶图案(resist pattern),需要5道照相制版工序，为了进行这5道照相制版工序，要 使用5枚光掩模(photomask)(例如，专利文献1)。0004近年来，提出了进一步减少制造工序数，而使制造成本降低的方 法(例如，专利文献2~5)。通过采用所谓的多灰度曝光技术及剥离(lift off)法等，将减少制造工序数。采用多灰度曝光技术，能够在光刻胶层 上有意地形成膜厚差。为了在光刻胶层上形成膜厚差，需要在光掩才莫 上形成中间灰度区域，让与通过透明基板的光量相比更少的光量通过该区域。关于中间灰度区域的形成方法，公知有使用灰色调掩才莫(gray tone mask)的方法及使用半色调掩才莫(half tone mask)的方法。所谓灰色 调掩模，是将照相制版工序中成为不析像的微小图案配置成狭缝状(slit) 或格子状，以控制该部分的透光光量的掩才莫。半色调掩才莫是用半透明 膜形成中间灰度区域的掩^^莫。0005专利文献2公开了一种采用4枚掩才莫技术，制造具有静电保护电 路部的逆叠积型液晶显示装置的方法，专利文献3中公开了一种制造 ;镜向电场驱动液晶显示器的方法。另外，专利文献4中^Hf了一种具 备同时采用剥离法和多灰度曝光技术而减少制造工艺(process)的逆叠 积型(inverted staggered)TFT的液晶显示装置的制造方法。专利文献1:特开平11-64884号公报专利文献2:特开2002-26333号公报的图1 ~图3、段落号 0037-0047专利文献3:特开2004-318076号乂>才艮的图7-10、段落号 0022-0028专利文献4:特开2007-59926号公才艮图的2-6和图11、段落号 0042-0060和0074-0079专利文献5:特开2003-172946号爿>才艮
技术实现思路
0006上述专利文献2中公开了一种不经由层间绝缘膜而在源/漏电极上 形成透明导电膜(透明电极层)，且经由此透明导电膜，使源/漏电极与 栅电极电连接的结构。但是，与栅电极、源/漏电极中通常使用的金属 材料相比，作为透明导电膜而通常使用的ITO、 ITZO或IZO等的体积 电阻率大约高2位数。所以，如果经由透明导电膜，将源/漏电极与栅 电极电连接，则为了抑制电阻上升而需要充分地确保与透明导电膜的 才妾触面积。0007上述专利文献3中记载的液晶显示装置是不使用ITO等透明导电 膜的结构，所以能够实现低成本化。但是，存在的问题是在作为输 入外部信号等的端子部的开口部中，由于金属露出，因此端子部的金 属易于因外部的气氛而受到腐蚀。另外，在上述专利文献3中，由于 在栅绝缘膜及半导体层的层叠膜上设有接触孔，因此有可能在接触孔 的一部分上产生表面台阶，在其上层及接触孔内部配置的导电膜的接 触孔部分上的覆盖层劣化，产生断线等问题。0008上述专利文献4中公开了一种经由透明导电膜而使构成栅电极的 Cr导电膜与构成源/漏电极的金属导电膜电连接的结构。所以，与上述 专利文献2同样，为了抑制电阻上升，需要充分地确保与透明导电膜 的4妻触面积。0009近来，对于确保显示区并使整个显示装置小型化的要求正在提高。 为此，要求一种在显示区的外侧划分出的边框区缩小的结构。另外， 要求可靠性高的显示装置。0010本专利技术是鉴于上述背景而提出的，其目的在于提供可使边框狹窄 化且可靠性优良，并可进一步低成本化的薄膜晶体管阵列基板的制造 方法及显示装置。0011本专利技术的薄膜晶体管阵列基板的制造方法包括在基板上形成由 第1导电膜构成的图案的工序；在上述第1导电膜上依次层叠栅绝缘 膜、半导体层及光刻胶层的工序；在上述光刻胶层的上部配置光掩才莫， 采用照相制版工艺，形成沿厚度方向具有台阶构造的光刻胶图案的工 序；利用上述光刻胶图案，形成上述第1导电膜的露出区及半导体层 的图案的工序；在上述第1导电膜的露出区形成由与上述笫1导电膜 接触的第2导电膜构成的图案的工序；以及在上述第2导电膜的上层形成由层间绝缘膜及第3导电膜构成的各图案的工序。而且，薄膜晶体管的栅电极用上述第1导电膜形成，源电极和漏电极用上述第2导电膜形成，像素电极用上述第3导电膜形成。另夕卜，上述第2导电膜由上层膜覆盖。 0012本专利技术具有如下优良效果能够提供实现边框狭窄化且可靠性优 良并可进一步低成本化的薄膜晶体管阵列基板的制造方法及显示装 置。附图说明 0089图1是实施例1的TFT阵列基板的局部放大示意上面图。图2是实施例1的像素附近的示意电路图。图3是实施例1的TFT的剖面图。图4是实施例1的布线转换部附近的上面图。图5是实施例1的布线转换部附近的剖面图。图6(a) ~ ~ (c)是实施例1的TFT阵列基板的制造工序图。图7(a) ~ (c)是实施例1的TFT阵列基板的制造工序图。图8(a) ~ (c)是实施例1的TFT阵列基板的制造工序图。图9(a) ~ (c)是实施例2的TFT阵列基板的制造工序图。图10(a)是驱动电路部上形成的TFT的电路图，图10(b)是实施例3的驱动电路部的TFT的示意上面图。图ll(a)是实施例4的液晶显示面板的示意平面图，图ll(b)是端子部的剖面图。图12是比较例1的TFT阵列基板的布线转换部附近的上面图。 图13是图12的xin-xni处截取的剖面图。图14是比较例2的TFT阵列基板的驱动电路部的局部放大上面图。图15是比较例3的TFT阵列基板的端子部的剖面图。附图标记说明00901绝缘性基板 2栅绝缘膜 4半导体层 5层间绝缘膜6 TFT 7保持电容 10第l导电膜11 栅极布线12 栅极端子13共用电容布线 15共用电容电极层 16栅电极 20第2导电膜21 源极布线22 源极端子23 公共布线 24公共端子25 源电极26 漏电极30第3导电膜31 像素电极33 连接层 41第1光刻胶图案 42第2光刻胶图案50 显示区51边框区53布线转换部54TFT形成区55遮光区56透光区57半透光区58栅极布线区59源极布线区60驱动电路配置区61笫1开口部62第2接触孔71外部端子区80TFT阵列基板81液晶显示面板具体实施例方式0013下面说明采用本专利技术的一个实施例。另外，不言而喻，只要与本 专利技术的宗旨相符，其它的实施例也属于本专利技术的范畴。另外，以下附 图中各部材的尺寸与比率是为了便于说明，并不构成限定。0014 实施例1本文档来自技高网...
【技术保护点】
一种薄膜晶体管阵列基板的制造方法，其特征在于， 包括如下工序：在基板上形成由第１导电膜构成的图案； 在所述第１导电膜上依次层叠栅绝缘膜、半导体层及光刻胶层； 在所述光刻胶层的上部配置光掩模，用照相制版工艺形成沿厚度方向具有 台阶构造的光刻胶图案； 利用所述光刻胶图案，形成所述第１导电膜的露出区及半导体层的图案； 在所述第１导电膜的露出区形成由与所述第１导电膜接触的第２导电膜构成的图案；以及 在所述第２导电膜的上层形成由层间绝缘膜及第３导电膜构 成的各图案， 所述第１导电膜与所述第２导电膜具有导电膜连接区，该导电膜连接区包含它们经由所述栅绝缘膜上形成的开口部直接接触的区域，并包含由上层膜覆盖所述第２导电膜的区域， 薄膜晶体管的栅电极用所述第１导电膜形成，所述薄膜晶体管的 源电极和漏电极用所述第２导电膜形成，像素电极用所述第３导电膜形成。
【技术特征摘要】
JP 2007-11-13 2007-2942491. 一种薄膜晶体管阵列基板的制造方法，其特征在于，包括如下工序在基板上形成由第1导电膜构成的图案；在所述第1导电膜上依次层叠栅绝缘膜、半导体层及光刻胶层；在所述光刻胶层的上部配置光掩模，用照相制版工艺形成沿厚度方向具有台阶构造的光刻胶图案；利用所述光刻胶图案，形成所述第1导电膜的露出区及半导体层的图案；在所述第1导电膜的露出区形成由与所述第1导电膜接触的第2导电膜构成的图案；以及在所述第2导电膜的上层形成由层间绝缘膜及第3导电膜构成的各图案，所述第1导电膜与所述第2导电膜具有导电膜连接区，该导电膜连接区包含它们经由所述栅绝缘膜上形成的开口部直接接触的区域，并包含由上层膜覆盖所述第2导电膜的区域，薄膜晶体管的栅电极用所述第1导电膜形成，所述薄膜晶体管的源电极和漏电极用所述第2导电膜形成，像素电极用所述第3导电膜形成。2.如权利要求1中记载的薄膜晶体管阵列基板的制造方法，其特 征在于，在形成所述第l导电膜的露出区及半导体层的图案的工序中 以所述光刻胶图案为摘^莫来蚀刻所述半导体层和所述栅绝缘膜，从而得到所述第1导电膜的露出区，形成第2光刻胶图案，使所述光刻胶图案的膜厚大的部分作为图案残留，以所述笫2光刻胶图案为掩冲莫来蚀刻所述半导体层，从而得到所述半导体层的图案。3. 如权利要求1中记载的薄膜晶体管阵列基板的制造方法，其特 征在于，在形成所述第1导电膜的露出区及半导体...
【专利技术属性】
技术研发人员：伊藤康悦，荒木利夫，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。