快闪存储器件及其制造方法技术

一种快闪存储器件及其制造方法。根据本发明专利技术的方法，在半导体衬底上形成隧道介电层和非晶的第一导电层。实施退火工艺以将非晶第一导电层转变为结晶第一导电层。在所述结晶第一导电层上形成第二导电层。实施第一蚀刻工艺以图案化第二导电层。实施第二蚀刻工艺以除去在结晶第一导电层上的氧化物层。实施第三蚀刻工艺以图案化所述非晶第一导电层。

【技术实现步骤摘要】

本专利技术涉及一种制造快闪存储器件的方法，更具体涉及一种通过改善 浮置栅极的图案化工艺可容易地形成浮置栅极的快闪存储器件的制造方 法。
技术介绍
随着半导体存储器件集成度的提高，不仅栅极的宽度而且栅极之间的 距离都变窄。为了形成这样的微图案，必需改善用于形成这种半导体存储 器件的工艺。以下通过实例iJL明一种用于形成快闪存储器件的方法。在半导体衬底上形成隧道介电层(在周边区域中形成栅极介电层)。形成用于浮置桶f极的导电层。通过实施蚀刻工艺形成隔离沟槽。在沟槽内形 成隔离层，并且在用于浮置栅极的导电层和隔离层的表面上形成介电层。 在介电层上形成用于控制栅极的导电层。然后形成用于栅极图案化工艺的 硬掩模层和光刻胶图案。沿光刻胶图案来图案化所述硬掩模层。沿图案化 的硬掩模层图案顺序地图案化用于控制栅极的导电层、介电层、用于浮置 栅极的导电层和隧道介电层(栅极介电层)。然而，随着半导体存储器件集成度的提高，浮置栅极之间的距离进一 步地变窄，这可导致存储单元之间的干扰现象。
技术实现思路
一方面，本专利技术的方法通过形成浮置栅极来降低相邻存储单元之间的 干扰，所述浮置梱f极具有其中堆叠有多个导电本文档来自技高网...

【技术保护点】
一种制造快闪存储器件的方法，所述方法包括：　在半导体衬底上形成隧道介电层和非晶第一导电层；　实施退火工艺以使所述非晶第一导电层变为结晶第一导电层；　在所述结晶第一导电层上形成第二导电层；　实施第一蚀刻工艺以图案化所述 第二导电层；　实施第二蚀刻工艺以除去在所述结晶第一导电层上的所有氧化物层；和　实施第三蚀刻工艺以图案化所述非晶第一导电层。

【技术特征摘要】
KR 2007-12-28 10-2007-01402831. 一种制造快闪存储器件的方法，所述方法包括在半导体衬底上形成隧道介电层和非晶第一导电层；实施退火工艺以使所述非晶第一导电层变为结晶第一导电层；在所述结晶第一导电层上形成第二导电层；实施第一蚀刻工艺以图案化所述第二导电层；实施第二蚀刻工艺以除去在所述结晶第一导电层上的所有氧化物层；和实施第三蚀刻工艺以图案化所述非晶第一导电层。2. 根据权利要求l所述的方法，其中所述非晶第一导电层包括未掺杂的 多晶桂层。3. 根据权利要求l所述的方法，其中所述结晶第一导电层包括未掺杂的 多晶桂层。4. 根据权利要求1所述的方法，其中所述第二导电层包括掺杂的多晶硅 层。5. 根据权利要求1所述的方法，包括将所述非晶第一导电层形成为200 ~ 400埃的厚度。6. 根据权利要求l所述的方法，包括将所述结晶第一导电层形成为1~ 50埃的厚度。7. 根据权利要求1所述的方法，包括将所述第二导电层形成为300 ~ 700 埃的厚度。8. 根据权利要求1所述的方法，包括使用干蚀刻工艺实施所述第一、第 二和第三蚀刻工艺。9. 根据权利要求l所述的方法，包括通过使用包含HBr和02的混合气 体或包含HBr、 Ch和02的混合气体产生等离子体来实施所述第一蚀刻工 艺和所述第三蚀刻工艺。10. 根据权利要求1所述的方法，包括通过使用氟(F)...

【专利技术属性】
技术研发人员：李在重，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]