【技术实现步骤摘要】
本专利技术涉及一种，更具体涉及一种在单元 区域和周边区域中同时形成栅极图案的半导体器件图案形成方法。
技术介绍
半导体器件包括多个栅极线(例如，存储单元和晶体管)和金属线。 为了提高半导体器件的存储容量和使半导体器件小型化，包括栅极线和金 属线的多个图案的宽度必须是窄的。通常，形成图案的图案化工艺包括在待蚀刻层上形成硬掩模层和在该 硬掩模层上形成光刻胶图案。通过沿光刻胶图案实施蚀刻工艺形成硬掩模 图案。可以通过沿硬4^模图案实施蚀刻工艺来图案化待蚀刻层。为了形成光刻胶图案，进行膝光和显影工艺。具体地，根据膝光过程 中使用的光源的分辨率确定图案的宽度。即，由于分辨率的限制导致在形 成更微细的图案中存在限制。在单元区域的图案形成之后，如果形成底部抗反射涂层(BARC)以 形成周边区域的图案，则由于图案之间的差异，在单元区域和周边区域之 间可出现台阶。如果形成光刻胶层并在存在台阶的状态下实施曝光工艺， 则由于在产生台阶的区域中的光Jt射可产生凹口现象。因此，可实施用于 除去台阶的抛光工艺。这增加了半导体器件制造工艺的步骤，可导致制造 成本的增加和制造时间的延长。专利技...
【技术保护点】
一种形成半导体器件微图案的方法，所述方法包括： 提供半导体衬底，其中所述半导体衬底包括其中形成第一目标图案的第一区域和其中形成第二目标图案的第二区域，所述第二目标图案的宽度大于所述第一目标图案的宽度； 在所述半导体衬底上形成第一 辅助图案，其中所述第一辅助图案包括所述第一区域的第一图案和所述第二区域的第二图案，所述第一图案的间距为所述第一目标图案的间距的约两倍； 在包括所述第一辅助图案的表面的所述半导体衬底上形成蚀刻掩模层； 形成第二辅助图案，其中所述第 二辅助图案包括在所述第一图案的侧壁上形成的所述蚀刻掩模层之间的第三图案和与所...
【技术特征摘要】
KR 2007-12-28 10-2007-01402951. 一种形成半导体器件微图案的方法，所述方法包括提供半导体衬底，其中所述半导体衬底包括其中形成第一目标图案的第一区域和其中形成第二目标图案的第二区域，所述第二目标图案的宽度大于所述第一目标图案的宽度；在所述半导体衬底上形成第一辅助图案，其中所述第一辅助图案包括所述第一区域的第一图案和所述第二区域的第二图案，所述第一图案的间距为所述第一目标图案的间距的约两倍；在包括所述第一辅助图案的表面的所述半导体衬底上形成蚀刻掩模层；形成第二辅助图案，其中所述第二辅助图案包括在所述第一图案的侧壁上形成的所述蚀刻掩模层之间的第三图案和与所述第二图案一侧重叠的第四图案；除去在所述第一辅助图案的上表面上形成的所述蚀刻掩模层；除去在所述第一和第二辅助图案的上表面上形成的所述蚀刻掩模层；和除去所述第一和第二辅助图案并蚀刻所述蚀刻掩模层，其中所述蚀刻掩模层的一部分保留在将形成所述第一目标图案的区域中，所述第一和第二辅助图案以及所述蚀刻掩模层保留在将形成所述第二目标图案的区域中。2. 根据权利要求1所述的方法，其中形成所述第一辅助图案包括 在所述半导体衬底上形成笫一辅助层；在所述第 一辅助层上形成笫 一光刻胶图案，其中所述第 一光刻胶图案 包含所述第一和第二区域的所述图案；沿所述第一光刻胶图案蚀刻所述第一辅助层；和 除去所述第一光刻胶图案。3. 根据权利要求1所述的方法，其中所述第一辅助图案包括用于防止在 形成所述第二辅助图案时在所述第一区域与第二区域之间形成台阶的图 案。4. 根据权利要求1所述的方法，其中所述蚀刻掩模层由含硅(Si)聚合 物或氧化物层形成。5. 根据权利要求l所述的方法，其中形成所述第二辅助图案包括 在所述蚀刻掩模层上形成笫二辅助层；在所述第二辅助层上形成第二光刻胶图案，所述第二光刻胶图案包含所述第二目标图案；和沿所述第二光刻胶图案图案化所述第二辅助层。6. 根据权利要求1所述的方法，其中所述第一和第二辅助图案由底部抗 反射涂层(BARC)形成。7. 才艮据权利要求6所述的方法，其中所述BARC层是可流动的BARC 层。8. 根据权利要求1所述的方法，其中当除去所述第一和第二辅助图案并 蚀刻所述蚀刻掩模层，4吏得所述蚀刻*^模层的 一部分保留在将形成所述第 一目标图案的区域中时，保留在所述第一辅助图案的侧壁上形成的残留蚀 刻掩模层的一部分。9. 根据权利要求1所述的方法，其中在将形成所述第二目标图案的区域 中保留所述第 一和第二辅助...
【专利技术属性】
技术研发人员：郑宇荣，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。