形成半导体存储器件隔离层的方法技术

一种形成半导体存储器件隔离层的方法。根据本发明专利技术的一个实施方案，提供其中形成有沟槽的半导体衬底。在包括沟槽的半导体衬底上形成第一介电层。通过实施第一蚀刻工艺以除去第一介电层的一部分来加宽沟槽的开口宽度，接着进行退火工艺。通过实施第二蚀刻工艺，除去由于蚀刻和退火工艺而在所述第一介电层中形成的含氟杂质。在包括第一介电层的半导体衬底上形成第二介电层。

【技术实现步骤摘要】

本专利技术涉及一种，并且更具体涉及一种通过降低在形成隔离层时可产生的杂质的含量来形成具有改善电特 性的半导体存储器件隔离层的方法。
技术介绍
半导体存储器件包括用于存储数据的多个存储单元和用于转移驱动电 压的多个晶体管。快闪存储器件包含多个串(string),在每一个串中存储 单元串联连接。在各个串之间形成隔离层以使所述串电绝缘。同时，随着半导体存储器件集成度的提高，串的宽度已经变窄并且因 此隔离层的宽度也变窄。随着隔离层的宽度变窄，形成隔离层的工艺变得 难以实施，以下通过采用快闪存储器件作为一个实例进行详述。在用于在半导体存储器件中形成隔离层的工艺中，在半导体衬底上形 成随道介电层和用于浮置初t极的导电层。通过顺序地图案化隔离区的导电 层和隧道介电层来形成沟槽。尤其是，随着半导体器件的集成度提高，沟 槽的深度变得大于沟槽的宽度，由此提高沟槽的深宽比。如果增加沟槽的 深宽比，由于在沟槽的填隙(gap-filled)工艺中，沟槽底部直到沟槽顶部 M盖才被全部间隙填充，因此在沟槽内部可产生空隙。此外，如果使用 具有极好的台阶覆盖特性的材料或形成方法，在沟槽的侧壁上形成的材料 彼此面对，本文档来自技高网...

【技术保护点】
一种形成半导体存储器件的隔离层的方法，所述方法包括：　提供其中形成具有开口宽度的沟槽的半导体衬底；　在包括所述沟槽的所述半导体衬底上形成第一介电层；　通过实施第一蚀刻工艺除去所述第一介电层的一部分来加宽所述沟槽的开口宽度； 　在实施所述第一蚀刻工艺之后，实施退火工艺；　通过实施第二蚀刻工艺，除去由于所述第一蚀刻工艺和所述退火工艺而在所述第一介电层中形成的含氟杂质；和　在包括所述第一介电层的所述半导体衬底上形成第二介电层。

【技术特征摘要】
KR 2007-12-28 10-2007-01402851. 一种形成半导体存储器件的隔离层的方法，所述方法包括提供其中形成具有开口宽度的沟槽的半导体衬底；在包括所述沟槽的所述半导体衬底上形成第一介电层；通过实施第一蚀刻工艺除去所述第一介电层的一部分来加宽所述沟槽的开口宽度；在实施所述第一蚀刻工艺之后，实施退火工艺；通过实施第二蚀刻工艺，除去由于所述第一蚀刻工艺和所述退火工艺而在所述第一介电层中形成的含氟杂质；和在包括所述第一介电层的所述半导体衬底上形成第二介电层。2. 根据权利要求l所述的方法，包括形成HDP(高密度等离子体)层或 03-TEOS层的所述第一介电层和所述第二介电层。3. 根据权利要求1所述的方法，其中所述第一蚀刻工艺包括干蚀刻工艺。4. 根据权利要求3所述的方法，包括采用NH3和HF的混合气体实施所 述干蚀刻工艺。5. 根据权利要求3所述的方法，包括采用NH3和NF3的混合气体实施所 述干蚀刻工艺。6. 根据权利要求1所述的方法，包括在100 ~ 300摄氏度的温度下实施所 述退火工艺。7. 根据权利要求1所述的方法，其中所述第二蚀刻工艺包括湿蚀刻工艺。8. 根据权利要求7所述的方法，包括采用包含HF的蚀刻剂来实施所述 湿蚀刻工艺。9. 根据权利要求1所述的方法，还包括在形成所述第二介电层之后实施 抛光工艺。10. 根据权利要求9所述的方法，其中所述抛光工艺包括化学机械抛光 (CMP )。11. 一种形成半导体存储器件的隔离层的方法，...

【专利技术属性】
技术研发人员：赵挥元，赵种慧，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]