半导体电路制造技术

本实用新型专利技术提供一种半导体电路，其包含有一半导体基材、一半导体元件具有一漏极区域设于半导体基材上，以及一相反型掺杂区域水平设置于漏极区域旁并与漏极区域相接，其中相反型掺杂区域具有与漏极相反的掺质类型，且其掺质浓度高于半导体基材，而相反型掺杂区域及漏极区域则用来形成一ｐ－ｎ接合区域。形成于相反型掺杂区与漏极之间的ｐ－ｎ接合则可提供一较低的崩溃电压，因此可强化静电放电防护能力；相反型掺杂区可由传统的布植制程所形成，且可与其它的ｐ型掺杂区同时制作，因此，制作相反型掺杂区将不会需要额外的掩膜与布植步骤；由于相反型掺杂区域可于其它掺杂制程中同时制作，因此可降低制造成本。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术有关于一种半导体电路，特别有关于一种具有静电防护结构的半导体电路。
技术介绍
一个被连接至外接端口的半导体集成电路很容易受到外界环境中静电放电的伤害，静电放电通常是发生在当电荷快速地在集成电路的一个或数个接脚以及一外界物体间转移。随着集成电路的尺寸缩小，静电放电对电路造成伤害的机会也随之增加。静电放电防护电路可用来分散静电能以保护敏感的核心集成电路。然而，目前的各种静电放电防护电路均不足以防护具有较小图案特征的高感度核心电路，因此需要一些额外的制程，而使成本效益降低。
技术实现思路
本技术的目的在于提供一种半导体电路，特别有关于一种具有静电防护结构的半导体电路。本技术主要提供一半导体电路，其包含有一半导体基材、一半导体元件具有一漏极区域设于半导体基材上，以及一相反型掺杂区域水平设置于漏极区域旁并与漏极区域相接，其中相反型掺杂区域具有与漏极相反的掺质类型，且其掺质浓度高于半导体基材，而相反型掺杂区域及漏极区域则用来形成一p-n接合区域。本技术所述半导体电路，还包含有一导电插塞耦接于该漏极区域与一输出/入垫(input/output pad)之间。本技术所述半导体电路，该半导体基材包含有本文档来自技高网...

【技术保护点】
一种半导体电路，其特征在于所述半导体电路包含有：　　　　一半导体基材；　　　　一半导体元件具有一漏极区域设于该基材上；以及　　　　一相反型掺杂区域水平设置于该漏极区域旁并与该漏极区域相接，其中该相反型掺杂区域具有与该漏极相反的掺杂型态，且其掺质浓度高于该半导体基材，而该相反型掺杂区域及该漏极区域则用来形成一ｐ－ｎ接合区域。

【技术特征摘要】
US 2004-4-28 10/833,7731.一种半导体电路，其特征在于所述半导体电路包含有一半导体基材；一半导体元件具有一漏极区域设于该基材上；以及一相反型掺杂区域水平设置于该漏极区域旁并与该漏极区域相接，其中该相反型掺杂区域具有与该漏极相反的掺杂型态，且其掺质浓度高于该半导体基材，而该相反型掺杂区域及该漏极区域则用来形成一p-n接合区域。2.如权利要求1所述半导体电路，其特征在于还包含有一导电插塞耦接于该漏极区域与一输出/入垫之间。3.如权利要求1所述半导体电路，其特征在于该半导体基材包含有选自硅、锗、钻石、碳化硅、砷化镓、磷化铟、砷化铟、锑化镓、锗化硅、铝铟砷化合物、铝镓砷化合物、镓铟砷化合物所构成族群的材料。4.如权利要求1所述半导体电路，其特征在于该半导体基材包含有一埋藏层。5.如权利要求1所述半导体电路，其特征在于该半导体基材包含有一外延硅层设于一锗层上。6.如权利要求1所述半导体电路，其特征在于该半导体元件包含有一n型或一p型金属氧化半导体晶体管。7.如权利要求1所述半导体电路，其特征在于该半导体元件为一输出/入电路的一部分。8.如权利要求1所述半导体电路，其特征在于该半导体元件还包含一源极区域；以及一栅极设于该半导体基材上该源极区域与该漏极区域之间。9.如权利要求8所述半导体电路...

【专利技术属性】
技术研发人员：黄绍璋，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]