半导体电路制造技术

本发明专利技术半导体电路包含：与多个地址信号相对应以产生多个被解码地址信号的解码器；接收各被解码地址信号的多个切换电路；多个接收各输出信号的寄存器，各寄存器输出一个被闩锁的输出信号，并将其提供到除与该特定被闩锁输出信号对应的切换电路以外的切换电路上；以及一个产生与地址信号的一部分对应的控制信号的控制电路；切换电路根据控制信号输出作为所述输出信号的被解码地址信号及被闩锁输出信号中的一个。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体电路，且尤其涉及一种具有脉冲串串传送功能的同步存储电路的脉冲串串猝发地址生成电路。作为用于实现高性能计算机系统的跟随CPU的操作速度的高速数据传送系统，其为一个脉冲串数据传送系统。在该系统中，在对同步存储器给出一个基本地址后，通过时钟信号(简写为“CLK”)来在存储器中自动生成地址，从而以高速输出数据。用于产生脉冲串串信号的地址序列根据系统中所使用的存储器的不同而不同。当前，作为配备有脉冲串串功能的高速存储器有一种同步静态随机存取存储器(简写为“SSRAM”)，其被用作高速缓冲存储器，且一种交错系统被用作脉冲串串序列。表1示出了该序列。表1外部输入地址 Add0 Add1 Add2 — —第一脉冲串串地址 Add0 Add1 Add2 — —第二脉冲串地址Add0 Add1 Add2 — —第三脉冲串地址Add0 Add1 Add2 — —特征在此情况下，最小有效比特的Add0及Add1的两个比特组成一个脉冲串地址，并在外部输入地址的基础上，在第一脉冲串周期仅地址Add0被转变为反相，在第二脉冲串周期仅地址Add1被转变为反相，而在第本文档来自技高网...

【技术保护点】
一种半导体电路，其特征在于包含： 一个对应于多个地址信号用于产生多个被解码的地址信号的解码器； 用于产生与所述地址信号的至少一部分相对应的控制信号的控制电路； 用于接收所述被解码的地址信号并针对所述控制信号来移数所述被解码的地址信号以产生被移数的被解码地址信号的输出的切换电路；及 用于接收所述切换电路的所述输出的寄存器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：高桥弘行，
申请(专利权)人：日本电气株式会社，恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]