【技术实现步骤摘要】
本技术属于集成电路
，特别涉及一种在不改变工艺的条 件下，节省布局、增加静电电流泄放有效面积的静电放电防护器件。
技术介绍
静电放电是在一个集成电路浮接的情况下，大量的电荷从外向内灌入 集成电路的瞬时过程，整个过程大约耗时100ns。此外，在集成电路放电时 会产生数百甚至数千伏特的高压，这会打穿集成电路中的输入级的栅氧化 层。随着集成电路中的MOS管的尺寸越来越小，栅氧化层的厚度也越来越 薄，在这种趋势下，使用高性能的静电防护器件来泄放静电放电的电荷以 保护栅极氧化层不受损害是十分必需的。静电放电现象的模式主要有四种人体放电模式(HBM)、机械放电模 式(MM)、器件充电模式(CDM)以及电场感应模式(FIM)。对一般集成电路 产品来说， 一般要经过人体放电模式，机械放电模式以及器件充电模式的 测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用 具有高性能、高耐受力的静电放电保护器件。为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件 被提出，比如二极管，栅极接地的MOS管，其中公认效果比较好的防护器 件是可控硅SCR (sili...
【技术保护点】
一种增大静电电流有效流通面积的ＥＳＤ防护器件，包括Ｐ型衬底，Ｐ型衬底上为阱区，阱区包括Ｎ阱和Ｐ阱，Ｎ阱和Ｐ阱上均设有两个注入区，分别是Ｎ＋注入区和Ｐ＋注入区，其中Ｎ阱的Ｎ＋注入区设置在远离Ｐ阱的一端，Ｐ＋注入区设置在靠近Ｐ阱的一端，Ｐ阱的Ｐ＋注入区设置在远离Ｎ阱的一端，Ｎ＋注入区设置在靠近Ｎ阱的一端，中心Ｎ＋注入区设置在Ｎ阱和Ｐ阱连接处上方并跨接在Ｎ阱和Ｐ阱之间，其特征在于所述的阱区上方设置有多晶硅层，多晶硅层与阱区之间设置ＳｉＯ↓［２］氧化层；所述的多晶硅层和ＳｉＯ↓［２］氧化层的长度大于或等于Ｎ阱的Ｐ＋注入区靠近Ｐ阱的侧面与Ｐ阱Ｎ＋注入区靠近Ｎ阱的侧面之间的距离；多晶硅...
【技术特征摘要】
1、一种增大静电电流有效流通面积的ESD防护器件，包括P型衬底，P型衬底上为阱区，阱区包括N阱和P阱，N阱和P阱上均设有两个注入区，分别是N+注入区和P+注入区，其中N阱的N+注入区设置在远离P阱的一端，P+注入区设置在靠近P阱的一端，P阱的P+注入区设置在远离N阱的一端，N+注入区设置在靠近N阱的一端，中心N+注入区设置在N阱和P阱连接处上方并跨接在N阱和P阱之间，其特征在于所述的阱区上方设置有多晶硅层，多晶硅层与阱区之间设置SiO2氧化层；所述的多晶硅层和SiO2氧化层的长度大于或等于N阱的P+注入区靠近P阱的侧面与P阱N+注入区靠近N阱的侧面之间的距离；多晶硅层和SiO2氧化层开有与注入区对应的通孔。2、 如权利要...
【专利技术属性】
技术研发人员：曾才赋，韩雁，崔强，董树荣，霍明旭，黄大海，杜宇禅，杜晓阳，洪慧，陈茗，斯瑞珺，张吉皓，
申请(专利权)人：浙江大学，
类型：实用新型
国别省市：86[中国|杭州]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。