一种静电放电保护结构和电子装置制造方法及图纸

本发明专利技术提供一种静电放电保护结构和电子装置，所述静电放电保护结构包括：一LDMOS器件，所述LDMOS器件包括一嵌入式双极结型晶体管，其中所述LDMOS器件的栅极、源极、埋层引出区和衬底引出区均接地，所述LDMOS器件的漏极和体区引出区均与焊垫输入/输出端电连接。本发明专利技术的静电放电保护结构在NLDMOS中形成嵌入式PNP型三极管用于传输反向ESD电流，而同时漏极、栅极、源极和p+衬底引出区又会构成GGNMOS用于传输正向ESD电流，实现对正反两方向静电电流的泄放，因此本发明专利技术的静电放电结构具有更好的ESD防护性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及一种静电放电保护结构和电子装置。
技术介绍
在集成电路芯片制造和最终应用系统中，随着超大规模集成电路工艺技术的不断提高，目前互补金属氧化物半导体管(CMOS)集成电路已经进入了超深亚微米阶段，MOS器件的尺寸不断缩小，静电放电(electro-static Discharge，ESD)对集成电路的危害变的越来越显著。据统计，集成电路失效的产品中35％是由于ESD问题所引起的。因此，对集成电路进行ESD保护设计也变得尤为重要。目前，对于高压电路的静电保护解决方案，一般是采取自保护的方案，即被保护电路本身即具有一定的静电泄放能力，不需要额外的静电保护措施。图1A为现有的一种栅接地N型横向双扩散绝缘栅场效应管(GGNLDMOS)的示意图，NLDMOS器件的栅极103、源极102和体引出区101均接地，漏极104连接输入/输出焊垫，从而减小静电对集成电路带来的损伤。图1B示出了GGNLDMOS的等效电路图。然而随着半导体工艺的不断发展，晶体管的尺寸显著减小导致LDMOS器件自身静电放电保护能力显著降低。为了使器件具有更好的稳健性，通常会在集成电路中本文档来自技高网...

【技术保护点】
一种静电放电保护结构，包括：一LDMOS器件，所述LDMOS器件包括一嵌入式双极结型晶体管，其中所述LDMOS器件的栅极、源极、埋层引出区和衬底引出区均接地，所述LDMOS器件的漏极和体区引出区均与焊垫输入/输出端电连接。

【技术特征摘要】
1.一种静电放电保护结构，包括：一LDMOS器件，所述LDMOS器件包括一嵌入式双极结型晶体管，其中所述LDMOS器件的栅极、源极、埋层引出区和衬底引出区均接地，所述LDMOS器件的漏极和体区引出区均与焊垫输入/输出端电连接。2.根据权利要求1所述的结构，其特征在于，所述双极结型晶体管为PNP型三极管，所述LDMOS器件为NLDMOS器件。3.根据权利要求2所述的结构，其特征在于，所述NLDMOS器件包括：P型衬底，位于所述P型衬底上的N型埋层，和位于所述N型埋层上的外延层；形成于所述外延层内的N深阱、第一P深阱和第二P深阱，间隔位于所述第一P深阱内的第一P阱和N型漂移区；间隔位于所述第一P阱内的P+体引出区和N+源极；位于所述N型漂移区内的N+漏极；位于所述N深阱内的N阱，位于所述N阱内的N+埋层引出区；位于所述第二P深阱内的第二P阱，位于第二P阱内的P+衬底引出区；位于所述第一P阱和所述N型...

【专利技术属性】
技术研发人员：甘正浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31