本发明专利技术适用于半导体器件领域，提供了一种多触发耐正负压的SCR ESD防护器件及其工艺方法，该器件包括：衬底，在衬底中形成的第一、第二掩埋层；在第一掩埋层上通过生长外延、掺杂后形成的第一阱，在第二掩埋层上生长成的外延层和在外延层中形成的第二、第三阱；分别在第一、第二、第三阱中形成的第一类型有源区，以及在第二阱和外延层的交界处形成的第一类型有源区；在第二阱中形成的两个第二类型有源区，在第三阱中形成的第二类型有源区，在第三阱和外延层的交界处形成的第二类型有源区。本发明专利技术提供的器件能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
【技术实现步骤摘要】
本专利技术属于半导体器件领域，尤其涉及一种多触发耐正负压的SCR ESD防护器件及其工艺方法。
技术介绍
随着半导体工艺尺寸的缩小，器件工作电压与击穿电压的差距越来越小，集成电路的静电泄放(Electro-Static discharge，ESD)问题越来越显著。通常情况下IC端口的工作电压在0V到电源电压之间，从而普通器件端口的ESD结构也只需要保证端口电压在0V和电源电压之间时ESD器件没有漏电流。图1为现有高触发耐正压的SCR器件剖面结构图，该结构包括P型衬底(PSUB)1，P型掩埋层(BP)2、17，P阱(PWELL)3、16，P掺杂有源区(P+)4、15，N掺杂有源区(N+)5、14，在应用时，P型衬底1通过P型掩埋层2、17及P阱3、16再通过P掺杂有源区4、15接地，N掺杂有源区5、14接地，栅(poly)6、13接地。该结构还包括N型掩埋层(BN)8，N型外延层(n-epi)10，N阱(NWELL)12，P掺杂有源区(P+)7、11，N掺杂有源区(N+)9，N型掩埋层8通过N型外延层10，N阱12，最后通过N掺杂有源区9接端口PAD，P掺杂有源区7、11同样接端口PAD。在应用时，P掺杂有源区7、11作为发射极，N阱12作为基极，P阱3、16作为集电极，构成横向PNP三极管。N阱12作为集电极，P阱3、16作为基极，N+有源区5、14作为发射极，构成横向NPN三极管。这个横向PNP和横向NPN就构成了可控硅结构SCR，等效电路如图2所示。在ESD事件发生时，如果端口PAD电压高于地，并且达到N阱12和P 阱3、16形成的PN结的反向击穿电压后，PN结被击穿，电流由N阱12流入P阱3、16，横向PNP和横向NPN导通，SCR结构被触发；当端口PAD电压低于地，可通过P阱3、16和N阱12之间的PN结正向导通放电。从该结构看，触发SCR结构需要端口PAD与地之间电压超过N阱12和P阱3、16之间的PN结的反向击穿电压，由于构成该PN结的两个阱的掺杂浓度都比较低，因此反向击穿电压较高，有可能高于芯片内部栅氧化层的击穿电压，从而无法起到ESD保护作用，并且此结构只适用于PAD正常工作电压高于地电压的情况下。然而，在实际应用中，一些芯片中会出现端口电压高于电源电压或者低于地电位的负压的情况，而可控硅(Silicon Controlled Rectifier，SCR)器件的导通是通过反向击穿低掺杂浓度的PN结来触发的，这个触发电压在一般的BCD工艺中为30～50V，如果触发电压高于芯片内部栅氧化层击穿电压，就会导致SCR器件起不到ESD保护作用，影响整个芯片的可靠性。
技术实现思路
本专利技术实施例的目的在于提供一种多触发耐正负压的SCR ESD防护器件，旨在解决现有SCR ESD防护器件触发电压高于芯片内部栅氧化层击穿电压，无法实现有效的ESD防护的问题。本专利技术实施例是这样实现的，一种多触发耐正负压的SCR ESD防护器件，包括：衬底，在所述衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；在所述第一掩埋层上通过生长外延、掺杂后形成的第一阱，在所述第二掩埋层上生长成的外延层和在所述外延层中形成的第二阱和第三阱，所述第一阱和所述第二阱均为环状，且所述第二阱位于所述第一阱的环内，所述第三阱位于所述第二阱的环内；在所述第一阱中形成的第一有源区，在所述第二阱中形成的第二有源区，在所述第二阱和所述外延层的交界处同时向所述第二阱和所述外延层注入形成的第三有源区，在所述第三阱中形成的第四有源区，所述第一有源区、第二有源区、第三有源区均为环状；在所述第二阱中形成的第五有源区和第六有源区，在所述第三阱中形成的第八有源区，在所述第三阱和所述外延层的交界处同时向所述第三阱和所述外延层注入形成的第七有源区，所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为环状，且由外到内依次为第一有源区、第五有源区、第二有源区、第六有源区、第三有源区、第七有源区、第八有源区和第四有源区；所述第一掩埋层与所述第二掩埋层的掺杂类型相反；所述第一阱、所述第二阱、所述第三阱的掺杂类型相同；所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区的掺杂类型相同，且与所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区的掺杂类型相反；所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。本专利技术实施例的另一目的在于，提供一种多触发耐正负压的SCR ESD防护器件的工艺方法，所述工艺方法包括下述步骤：在衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；在所述第一掩埋层、所述第二掩埋层和所述衬底上生长外延层；在所述第一掩埋层上的外延层通过反型掺杂形成第一阱，在所述第二掩埋层上的外延层中形成第二阱和第三阱，所述第一阱和所述第二阱均为环状，且所述第二阱位于所述第一阱的环内，所述第三阱位于所述第二阱的环内；在所述第一阱中形成第一有源区，在所述第二阱中形成第二有源区，在所 述第二阱和所述外延层的交界处同时向所述第二阱和所述外延层注入形成第三有源区，在所述第三阱中形成第四有源区，所述第一有源区、第二有源区、第三有源区均为环状；在所述第二阱中形成第五有源区和第六有源区，在所述第三阱中形成第八有源区，在所述第三阱和所述外延层的交界处同时向所述第三阱和所述外延层注入形成第七有源区，所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为环状，且由外到内依次为第一有源区、第五有源区、第二有源区、第六有源区、第三有源区、第七有源区、第八有源区和第四有源区；所述第一掩埋层与所述第二掩埋层的掺杂类型相反；所述第一阱、所述第二阱、所述第三阱的掺杂类型相同；所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区的掺杂类型相同，且与所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区的掺杂类型相反；所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。本专利技术实施例提供了一种多触发耐正负压的SCR ESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。附图说明图1为现有高触发耐正压的SCR器件剖面结构图；图2为现有高触发耐正压的SCR器件的等效电路原理图；图3为本专利技术实施例提供的多触发耐正负压的SCR ESD防护器件的剖面结构图；图4为本专利技术实施例提供的多触发耐正负压的SCR ESD防护器件的等效电路原理图；图5为本专利技术实施例提供的多触发耐正负压的SCR ESD防护器件的工艺方法流程结构。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。本专利技术实施例提供了一种多触发耐正负压的SCR ESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。一种多触发耐正负压的SCR ESD防护器件，本文档来自技高网...
【技术保护点】
一种多触发耐正负压的SCR ESD防护器件，其特征在于，所述器件包括：衬底，在所述衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；在所述第一掩埋层上通过生长外延、掺杂后形成的第一阱，在所述第二掩埋层上生长成的外延层和在所述外延层中形成的第二阱和第三阱，所述第一阱和所述第二阱均为环状，且所述第二阱位于所述第一阱的环内，所述第三阱位于所述第二阱的环内；在所述第一阱中形成的第一有源区，在所述第二阱中形成的第二有源区，在所述第二阱和所述外延层的交界处同时向所述第二阱和所述外延层注入形成的第三有源区，在所述第三阱中形成的第四有源区，所述第一有源区、第二有源区、第三有源区均为环状；在所述第二阱中形成的第五有源区和第六有源区，在所述第三阱中形成的第八有源区，在所述第三阱和所述外延层的交界处同时向所述第三阱和所述外延层注入形成的第七有源区，所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为环状，且由外到内依次为第一有源区、第五有源区、第二有源区、第六有源区、第三有源区、第七有源区、第八有源区和第四有源区；所述第一掩埋层与所述第二掩埋层的掺杂类型相反；所述第一阱、所述第二阱、所述第三阱的掺杂类型相同；所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区的掺杂类型相同，且与所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区的掺杂类型相反；所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。...
【技术特征摘要】
1.一种多触发耐正负压的SCR ESD防护器件，其特征在于，所述器件包括：衬底，在所述衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；在所述第一掩埋层上通过生长外延、掺杂后形成的第一阱，在所述第二掩埋层上生长成的外延层和在所述外延层中形成的第二阱和第三阱，所述第一阱和所述第二阱均为环状，且所述第二阱位于所述第一阱的环内，所述第三阱位于所述第二阱的环内；在所述第一阱中形成的第一有源区，在所述第二阱中形成的第二有源区，在所述第二阱和所述外延层的交界处同时向所述第二阱和所述外延层注入形成的第三有源区，在所述第三阱中形成的第四有源区，所述第一有源区、第二有源区、第三有源区均为环状；在所述第二阱中形成的第五有源区和第六有源区，在所述第三阱中形成的第八有源区，在所述第三阱和所述外延层的交界处同时向所述第三阱和所述外延层注入形成的第七有源区，所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为环状，且由外到内依次为第一有源区、第五有源区、第二有源区、第六有源区、第三有源区、第七有源区、第八有源区和第四有源区；所述第一掩埋层与所述第二掩埋层的掺杂类型相反；所述第一阱、所述第二阱、所述第三阱的掺杂类型相同；所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区的掺杂类型相同，且与所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区的掺杂类型相反；所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。2.如权利要求1所述的器件，其特征在于，所述衬底为P型衬底；所述第一掩埋层为P型掩埋层，所述第二掩埋层为N型掩埋层；所述外延层为N型外延层；所述第一阱、所述第二阱、所述第三阱均为P阱；所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区均为P掺杂有源区；所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为N掺杂有源区。3.如权利要求1所述的器件，其特征在于，所述有源区、所述阱以及掩埋层可以通过离子注入或扩散形成。4.如权利要求1所述的器件，其特征在于，所述器件的线宽为BCDMOS0.5um。5.一种多触...
【专利技术属性】
技术研发人员：杜明，陈瑞军，刘玲，汤波，李晓辉，
申请(专利权)人：深圳市国微电子有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。