用于电子器件的ESD应力测试的信号生成装置和方法以及执行电子器件的ESD应力测试的系统制造方法及图纸

本发明专利技术的各实施方式总体上涉及用于生成用于对电子器件进行ESD应力测试的信号的装置和方法以及用于执行电子器件的ESD应力测试的系统。具体地，公开了一种用于生成用于对电子器件进行ESD应力测试的信号的装置和方法。在实施例中，该装置被配置成：接收包括源脉冲的源信号，延迟源脉冲以生成包括脉冲宽度在ESD时间范围内的测试脉冲的测试信号，并且生成包括脉冲宽度在ESD时间范围内的辅助脉冲的辅助信号。

【技术实现步骤摘要】

本专利技术总体上涉及用于生成用于对电子器件进行ESD应力测试的信号的装置和方法以及用于执行电子器件的ESD应力测试的系统。
技术介绍
静电放电(ESD)是对电子器件、特别是对半导体器件的一种威胁。执行电子器件的ESD应力测试以特征化ESD应力下的器件的行为是已知的。ESD事件通常发生在1ns到1μs之间的短时间范围内。ESD应力测试必须在相同的时隙上进行以提供真实的结果。使用传输线脉冲(TLP)系统向被测器件施加定义的应力脉冲是已知的。静电放电协会2008年ANSI/ESDSTM5.5.1-2008的文档“ESDAssociationStandardTestMethodfortheProtectionofElectrostaticDischargeSusceptibleItems”描述了一种用于脉冲测试以评估被测部件的电压电流响应的方法。这一技术被称为传输线脉冲测试。某些电子器件要求向器件的各个端子施加多于一个的脉冲或信号以完全特征化这一器件的行为。测试晶体管例如可以要求在向器件施加测试脉冲之前偏置晶体管的栅极。
技术实现思路
在各种实施例中，一种用于生成用于对电子器件进行ESD应力测试的信号的装置包括用于进行以下操作的部件：接收包括源脉冲的源信号；延迟源脉冲以生成包括脉冲宽度在ESD时间范围内的测试脉冲的测试信号；以及生成包括脉冲宽度在ESD时间范围内的辅助脉冲的辅助信号。在各种实施例中，一种用于执行电子器件的ESD应力测试的系统包括：用于生成包括源脉冲的源信号的脉冲源；用于延迟源脉冲以生成包括脉冲宽度在ESD时间范围内的测试脉冲的测试信号的部件；以及用于生成包括脉冲宽度在ESD时间范围内的辅助脉冲的辅助信号的部件。在各种实施例中，提供了一种用于生成用于对电子器件进行ESD应力测试的信号的方法，其中该方法包括：接收包括源脉冲的源信号；延迟源脉冲以生成包括脉冲宽度在ESD时间范围内的测试脉冲的测试信号；以及生成包括脉冲宽度在ESD时间范围内的辅助脉冲的辅助信号。附图说明在附图中，相似的附图标记通常遍及不同视图指代相同的部分。附图不一定是按比例的，相反重点一般在于说明本专利技术的原理。在以下描述中，参考附图描述各种实施例，在附图中：图1示出了根据各种实施例的用于执行ESD应力测试的系统的示意性电路图；图2A到图2C示出了根据各种实施例的用于对电子器件进行ESD应力测试的信号；图3示出了根据各种实施例的用于生成用于对电子器件进行ESD应力测试的信号的装置的示意性电路图；图4示出了根据各种实施例的信号感测电路的示意性电路图；图5示出了根据各种实施例的另外的信号感测电路的示意性电路图；图6示出了根据各种实施例的另外的信号感测电路的示意性电路图；图7示出了根据各种实施例的另外的信号感测电路的示意性电路图；图8示出了根据各种实施例的信号处理电路的示意性电路图；图9示出了根据各种实施例的另外的信号处理电路的示意性电路图；图10示出了根据各种实施例的另外的信号处理电路的示意性电路图；图11示出了根据各种实施例的另外的信号处理电路的示意性电路图；图12A到图12D示出了根据各种实施例的在信号处理电路中使用的各种信号；图13示出了根据各种实施例的调节电路的示意性电路图；图14示出了根据各种实施例的另外的调节电路的示意性电路图；图15示出了根据各种实施例的关闭电路的示意性电路图；以及图16示出了根据各种实施例的用于执行ESD应力测试的另外的系统的示意性电路图。具体实施方式图1示出了根据各种实施例的系统100的示意图。系统100可以用于执行电子器件150的ESD应力测试，电子器件150本身不是系统100的部分。器件150通常可以称为被测器件(DUT)。在图1中，器件150被示例性地图示为包括源极151、漏极152和栅极153的场效应晶体管。然而，系统100还用于执行其他种类的器件的ESD应力测试。ESD脉冲通常包括在1ns到1μs的时间范围内的脉冲宽度，其中上升时间在100ps到10ns的时间范围内。1ns到1μs的时间范围因此可以称为ESD时间范围。系统100包括脉冲源110。脉冲源110被配置用于生成包括一个或多个脉冲的源信号111。脉冲源110可以使得能够调节源信号111的参数，例如源脉冲的上升时间和衰落时间、源脉冲的脉冲宽度、源脉冲的数目以及源脉冲的幅度。脉冲源110可以允许由计算机控制。源脉冲110可以被配置成生成具有源脉冲的脉冲信号111，其中源脉冲的脉冲宽度例如在1ns到1μs之间并且上升时间例如在100ps到10ns之间。脉冲源110因此可以被配置成生成具有在ESD时间范围内的源脉冲的源信号111。系统100在脉冲宽度在1ns到10ns之间的情况下可以称为非常快的系统。脉冲源110可以被配置成生成具有最高达100V或更高的幅度的源脉冲的源信号111。系统100还包括DC电压单元140。DC电压单元140被配置用于提供DC电压141。DC电压141例如可以包括几伏特到几十伏特或更大的电压。系统100还包括配置有用于接收源信号111和DC电压141并且用于生成测试信号121和辅助信号131的部件的装置300。图2A示出了图示源信号111的示意图。图2B示出了图示测试信号121的示意图。图2C示出了图示辅助信号131的示意图。图2A、图2B和图2C中的每幅图在水平轴上示出了时间200并且在竖直轴上示出了相应信号的幅度210。源信号111包括源脉冲112。源脉冲112包括源脉冲宽度113。源脉冲宽度113例如可以在1ns到1μs之间，因此在ESD时间范围内。测试信号121包括测试脉冲122。测试脉冲122包括等于源脉冲宽度113或者不同于源脉冲宽度113不超过10％的测试脉冲宽度123。测试脉冲宽度123例如可以在1ns到1μs之间。测试脉冲122包括不同于源脉冲112不超过10％的上升时间。测试脉冲122因此可以被认为类似于源脉冲112或者几乎与源脉冲112相同。测试脉冲122可以包括不同于源脉冲112的幅度的幅度。特别地，测试脉冲122的幅度可以小于源脉冲112的幅度。测试信号121的测试脉冲122关于源信号111的源脉冲112被延迟第一延迟时间311。第一延迟时间311例如可以在1ns到1μs之间。辅助信号131包括辅助脉冲132。辅助脉冲132包括独立于源脉冲112的幅度的幅度。辅助脉冲132的幅度可以高于或低于源脉冲112的幅度。辅助脉冲132可以在测试脉冲122的上升之前上升并且可以在测试脉冲122的衰落之后衰落。在一个实施例中，辅助脉冲132以前置时间(leadtime)133早于测试脉冲122上升并且以跟随时间(follow-uptime)134晚于测试脉冲122衰落。前置时间133小于或等于第一延迟时间311。在另一实施例中，辅助脉冲132可以在测试脉冲122的上升之前上升并且可以在测试脉冲122的衰落之前衰落。在又一实施例中，辅助脉冲133可以在测试脉冲122的上升之后上升并且可以在测试脉冲122的衰落之后衰落。在又一实施例中，辅助脉冲133可以在测试脉冲122的上升之后上升并且可以在测试脉冲122的衰落之前衰落。在一些实施例中，辅助脉冲132的上升与测试脉冲122的上升之间的绝对时间差小于本文档来自技高网...

【技术保护点】
一种用于生成用于对电子器件进行ESD应力测试的信号的装置，所述装置被配置成：接收包括源脉冲的源信号；延迟所述源脉冲以生成包括脉冲宽度在ESD时间范围内的测试脉冲的测试信号；以及生成包括脉冲宽度在所述ESD时间范围内的辅助脉冲的辅助信号。

【技术特征摘要】
2015.07.15 US 14/800,5351.一种用于生成用于对电子器件进行ESD应力测试的信号的装置，所述装置被配置成：接收包括源脉冲的源信号；延迟所述源脉冲以生成包括脉冲宽度在ESD时间范围内的测试脉冲的测试信号；以及生成包括脉冲宽度在所述ESD时间范围内的辅助脉冲的辅助信号。2.根据权利要求1所述的装置，其中所述辅助脉冲被生成以使得所述辅助脉冲在所述测试脉冲的上升之前上升并且在所述测试脉冲的衰落之后衰落。3.根据权利要求1所述的装置，其中所述辅助脉冲被生成以使得所述辅助脉冲在所述测试脉冲的上升之前上升并且在所述测试脉冲的衰落之前衰落。4.根据权利要求1所述的装置，其中所述辅助脉冲被生成以使得所述辅助脉冲在所述测试脉冲的上升之后上升并且在所述测试脉冲的衰落之后衰落。5.根据权利要求1所述的装置，其中所述测试脉冲被生成为具有分别偏离所述源脉冲的上升时间和脉冲宽度不大于10％的上升时间和脉冲宽度。6.根据权利要求1所述的装置，其中所述装置被配置成生成幅度独立于所述源脉冲的幅度的所述辅助脉冲。7.根据权利要求1所述的装置，其中所述装置包括被配置成生成所述测试信号的第一延迟线。8.根据权利要求1所述的装置，其中所述装置包括被配置成生成包括指示所述源脉冲的上升和衰落的第一感测脉冲的第一感测信号的信号感测电路。9.根据权利要求8所述的装置，其中所述信号感测电路包括电阻器。10.根据权利要求8所述的装置，其中所述装置包括被配置成将所述源信号分为用于生成所述测试信号的第一分数信号和用于生成所述第一感测信号的第二分数信号的第一功分器。11.根据权利要求1所述的装置，其中所述装置包括被配置成生成包括控制脉冲的控制信号的信号处理电路，以及其中所述信号处理电路包括被配置成生成幅度不同于第一感测脉冲的幅度的所述控制脉冲的放大电路。12.根据权利要求1所述的装置，其中所述装置包括被配置成生成包括第二感测脉冲的第二感测信号的信号感测电路，所述第二感测脉冲在第一感测脉冲的上升之后上升并且在所述第一感测脉冲的衰落之后衰落，以及其中所述装置包括或门，所述或门被配置成生成控制信号以使得所述控制信号在第一感测信号和所述第二感测信号中的至少一项呈现逻辑高电平时呈现逻辑高电平。13.根据权利要求1所述的装置，其中所述装置包括被配置成将第一感测信号分为第一分数感测信号和第二分数感测信号的第二功分器，其中所述装置包括被配置成延迟所述第一分数感测信号的第四延迟线和被配置成延迟所述第二分数感测信号的第五延迟线，以及其中所述装置包括被配置成组合延迟后的所述第一分数感测信号和延迟后的所述第二分数感测信号以形成控制信号的第三...

【专利技术属性】
技术研发人员：J·勒邦，曹轶群，U·格拉瑟，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE