静电放电保护装置制造方法及图纸

本发明专利技术公开了一种静电放电保护装置，包括多个压降元件、阻抗元件、驱动电路与箝制电路。所述多个压降元件相互串联在第一配线与节点之间，并用以界定一启动电压。当来自第一配线的讯号大于启动电压时，所述多个压降元件响应于来自第一配线的讯号而将第一配线导通至节点。阻抗元件电性连接在节点与第二配线之间。驱动电路放大来自节点的控制讯号，并据以产生驱动讯号。箝制电路依据驱动讯号而决定是否产生介在第一配线与第二配线之间的放电路径。

【技术实现步骤摘要】

本专利技术是有关于一种保护装置，且特别是有关于一种静电放电保护装置。
技术介绍
集成电路往往都会加入静电放电保护(electrostatic discharge，简称ESD)装置的设计，以藉此防止静电放电的损害。然而，当集成电路正常操作时，现有的静电放电保护装置往往容易受到噪声的误触发(mis-trigger)，进而导致集成电路受到静电放电保护装置的影响。因此，如何提升静电放电保护装置抵抗误触发的能力，已是目前各家厂商所面临的一大挑战。
技术实现思路
本专利技术提供一种静电放电保护装置，利用相互串联的多个压降元件来防止误触发事件的发生。本专利技术的静电放电保护装置，包括多个压降元件、阻抗元件、驱动电路与箝制电路。所述多个压降元件相互串联在第一配线与节点之间，并用以界定一启动电压。当来自第一配线的讯号大于启动电压时，所述多个压降元件响应于来自第一配线的讯号而将第一配线导通至节点。阻抗元件电性连接在节点与第二配线之间。驱动电路放大来自节点的控制讯号，并据以产生驱动讯号。箝制电路依据驱动讯号而决定是否产生介在第一配线与第二配线之间的放电路径。基于上述，本专利技术的静电放电保护装置利用相互串联本文档来自技高网...

【技术保护点】
一种静电放电保护装置，包括：多个压降元件，相互串联在一第一配线与一节点之间，并用以界定一启动电压，其中当来自该第一配线的讯号大于该启动电压时，这些压降元件响应于来自该第一配线的讯号而将该第一配线导通至该节点；一阻抗元件，电性连接在该节点与一第二配线之间；一驱动电路，放大来自该节点的一控制讯号，并据以产生一驱动讯号；以及一箝制电路，依据该驱动讯号而决定是否产生介在该第一配线与该第二配线之间的一放电路径。

【技术特征摘要】
1.一种静电放电保护装置，包括：多个压降元件，相互串联在一第一配线与一节点之间，并用以界定一启动电压，其中当来自该第一配线的讯号大于该启动电压时，这些压降元件响应于来自该第一配线的讯号而将该第一配线导通至该节点；一阻抗元件，电性连接在该节点与一第二配线之间；一驱动电路，放大来自该节点的一控制讯号，并据以产生一驱动讯号；以及一箝制电路，依据该驱动讯号而决定是否产生介在该第一配线与该第二配线之间的一放电路径。2.根据权利要求1所述的静电放电保护装置，更包括：一闩锁电路，电性连接该节点与该驱动电路，其中当该第一配线导通至该节点时，该闩锁电路将该控制讯号闩锁在一默认电平，以致使该箝制电路产生该放电路径。3.根据权利要求2所述的静电放电保护装置，其中该驱动电路透过一反相器接收该控制讯号，且该闩锁电路包括：一PMOS晶体管，其源极电性连接该第一配线，该PMOS晶体管的栅极电性连接该反相器的输出端，该PMOS晶体管的漏极电性连接该反相器的输入端；以及一电容，其第一端电性连接该PMOS晶体管的漏极，该电容的第二端电性连接该第二配线。4.根据权利要求1所述的静电放电保护装置，其中每一这些压降元件由一PMOS晶体管所构成，该PMOS晶体管的源极电性连接该第一配线，且该PMOS晶体管的栅极与漏极电性连接该节点。5.根据权利要求1所述的静电放电保护装置，其中每一这些压降...

【专利技术属性】
技术研发人员：王世钰，何介暐，张耀文，卢道政，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71