半导体电路制造技术

本发明专利技术是关于一种半导体电路，在ＬＳＩ的断电区域的电源接通和切断时不产生贯通电流和错误动作，可确实地转移到电源切断状态。在断电区域上设置有遮蔽寄存器，且在电源切断前在该遮蔽寄存器中设置“Ｌ”的遮蔽信号。在后备区域侧，设置有保持从断电区域侧所输入的遮蔽信号，并在该遮蔽信号变为无电压状态时保持“Ｌ”的闩锁电路，且利用该闩锁电路所保持的遮蔽信号，对与断电区域侧之间的输出入信号进行遮蔽。

【技术实现步骤摘要】

本专利技术涉及一种半导体电路的电源控制。
技术介绍
近年来，因半导体加工(process)的微细化，使晶体管(transistor)的断态漏电流(off-leak)增大，进而使时序(clock)和输出入信号的动作停止的大规模集成电路(Large Scale Integrated，LSI，以下称作)待机时的消耗电流达到无法忽视的大小。特别是因为便携机器的电源供给主要是基于电池，所以在系统不进行任何动作的待机状态下，系统仍消耗电源电流即成为一大问题，因此，如何削减该消耗电流即成为一大课题。虽然也存在几种在待机状态下削减消耗电流的方法，但利用开关(switch)装置切断供给LSI的电流的方法是最有效的。作为切断电源的方法，在切断LSI整体的电源的情况下，由于与通常的电源接通和切断没有什么不同，所以不会特别地形成问题，但在像例如具有内置时序的LSI这样不能切断整体电源的情况下，要采用一种区分为总是接通电源的区域(后备区域，(backup area))和可关闭电源的区域(断电区域，(power off area))，并在待机时切断断电区域的电源，并保持在电池后备模式(battery backup mode)，进而削减消耗电流。在这种情况下，需要专门设计后备区域和断电区域的临界部分的电路。即，当将断电区域的电源从打开切换到关闭，或从关闭切换到打开时，由于在到电源电压稳定为止的过渡期中，产生从后备区域向断电区域的电流的流入，所以需要提供用于对其进行抑制的电路。另外，在电池后备模式下，需要采用一种藉由使LSI所外接的电路的电源供给也被切断，从而也可削减外接构件所消耗的电流的构成。图2为由LSI和外接电路所构成的现有习知的半导体装置的概略构成图。该半导体装置由构成LSI的逻辑磁心部10(logic core)、输出入部20及计时用时序计数器(clock counter)(以下称作)30、作为外接电路的信号生成部40、开关控制部50、电源开关60及电源70所构成。逻辑磁心部10具有中央处理单元11(central processing unit，以下称作)和系统总线12(system bus)，且在该系统总线12上连接有通道控制部13等输出入控制部和未图示的存储器(memory)等。另外，逻辑磁心部10具有用于在与输出入部20之间进行信号电平(level)的转换的缓冲器14，15等、用于将系统总线12与RTC 30进行连接的输出缓冲器16和输入缓冲器17、以及在该输入缓冲器17的输入侧所设置的用于静电防护(electrostatic discharge，)的保护二极管(diode)18。对逻辑磁心部10，供给在电池后备模式时被切断的1.5V的电源电压VDD CORE。输出入部20是用于在LSI和外部之间进行信号的输出入，其具有与各信号相对应的缓冲器21，22等、以及由逻辑磁心部10的通道(port)控制部13被控制的复数个通道23。对输出入部20，供给在电池后备模式时被切断的3.3V的电源电压VDD IO。RTC 30设置于即使在电池后备模式下也总是被供给电源的后备区域上，其由包括计时用的时序脉冲发生器和计时机构的RTC磁心部31、与用于对应电源切断的接口部32(interface)所构成，且其被供给1.5V的电源电压VDD RTC，其中计时用的时序脉冲发生器利用外接的晶体振子产生32kHz的时序信号CLK。接口部32具有为了保持从逻辑磁心部10所供给的遮蔽信号msk，而将倒相器(inverter)和与非闸(NAND gate)进行环形连接的闩锁电路33(latch circuits)。该闩锁电路33为了避免在电源电压VDD CORE被切断时所保持的数据产生反转，形成一种对与非闸施加电源电压VDD CORE的电路，所以在该电源电压VDD CORE下降到最低的状态下也必定保持“L”的状态。闩锁电路33的输出信号被施加到利用2级的双稳态多谐振荡器(FlipFlop，FF)的同步电路34上，并由RTC磁心部31所生成的时序信号CLK被同步化，且除去须状的短脉冲(pulse)，作为遮蔽信号mskr被施加到与闸35(AND)上。与闸35形成一种兼作缓冲器的遮蔽电路，用于将从逻辑磁心部10的输出缓冲器16所输出的系统总线12的信号，施加到RTC磁心部31上。而且，在从逻辑磁心部10向该RTC 30进行输入的信号线，和电源电压VDD RTC及接地电压GND之间，连接有保护二极管36、37。信号生成部40生成用于使LSI整体为初期状态的复位(reset)信号RST、以及生成用于在电池后备模式时遮蔽向RTC 30的输入信号的遮蔽信号MSK，且这些复位信号RST和遮蔽信号MSK可通过输出入部20的缓冲器21、22，被施加到逻辑磁心部10。信号生成部40可与输出入部20同样，以3.3V的电源电压VDD IO进行动作。开关控制部50以从电源70所输出的3.3V的电源电压VDD EX进行动作，其并对电源开关60输出控制信号。而且，电源开关60根据从开关控制部50所输入的控制信号，将由电源70所施加的电源电压VDD RCT、VDD EX进行接通或关闭，并也分别使电源电压VDD CORE、VDD IO输出。该半导体电路的电源接通程序如下所示。(1)利用开关控制部50控制电源开关60，供给电源电压VDD IO、VDDCORE。电源电压VDD RTC、VDD EX除了初期的电源接通时以外，其被不间断地供给。此时，从信号生成部40所输出的复位信号RST和遮蔽信号MSK，都为“L”。(2)电源稳定后，利用信号生成部40解除复位和遮蔽。当复位信号RST变为“H”时，逻辑磁心部10的复位状态被解除，CPU 11的动作开始。而且，从逻辑磁心部10被输出到RTC 30的遮蔽信号msk也变为“H”。(3)对RTC 30的RTC磁心部31解除遮蔽状态，因为利用2级的双稳态多谐振荡器的同步电路34，所以由逻辑磁心部10所输入的遮蔽信号msk从变为“H”开始，在32kHz时序信号CLK的2个时序周期(clock cycle)后被解除。(4)从CPU 11对后备区域上的RTC 30的存取成为可能。另一方面，该半导体电路的电源切断程序如下所示。(1)利用信号生成部40，使复位信号RST和遮蔽信号MSK都为“L”。(2)对RTC 30的RTC磁心部31设定为遮蔽状态，因为利用2级的双稳态多谐振荡器电路34，所以由逻辑磁心部10所输入的遮蔽信号msk变为“L”开始，在32kHz时序信号CLK的2个时序周期后被设定。(3)利用开关控制部50控制电源开关60，以停止电源电压VDD IO、VDDCORE的供给。另外，电源电压VDD RTC、VDD EX被不间断地供给。日本专利早期公开的特开2002-223156号公报日本专利早期公开的特开2002-312073号公报但是，前述半导体电路具有下述这样的问题。(A)输出入部20中的遮蔽信号MSK用的缓冲器22，如图1所示，一般是将2个倒相器22a、22b进行级联而构成。而且，逻辑磁心部10中的缓冲器15，也是将2个倒相器15a、15b进行级联而构成。电源接通前，电源电压VDD IO、VDD CORE为接地电位GND，所以倒相本文档来自技高网...

【技术保护点】
一种半导体电路，包括具有在待机时停止电源供给的断电区域与即使在待机时也供给电源的后备区域的集成电路，及控制该集成电路的电源供给的开关装置，　　　　其特征在于：　　　　在前述断电区域上，设置有在通常动作时设定为高电平的遮蔽信号，并在转移到待机状态前设定为低电平的遮蔽信号的寄存器；且　　　　在前述后备区域上，设置有保持前述遮蔽信号且在该遮蔽信号变为无电压状态时保持低电平的闩锁电路，以及在该闩锁电路保持低电平时，将来自前述断电区域的输入信号固定为低电平的遮蔽电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：桥立修一，
申请(专利权)人：沖电气工业株式会社，
类型：发明
国别省市：JP[日本]