本发明专利技术是有关于一种半导体集成电路装置、信号处理装置及ＦＭ多重数据处理装置。本发明专利技术提供一种能够降低时钟杂讯的影响的半导体集成电路装置、搭载有该半导体集成电路的信号处理装置及ＦＭ多重数据处理电路。半导体集成电路装置（４）包括半导体基板（１０ａ）、在其上所形成的集成电路区块（１７，２３）、通过第１引线端子（６１）及第１接合线（１１ａ）而输入第１时钟ＢＰＦＣＬＫ１的第１电极焊接垫（１１）、将集成电路区块（１７，２３）和第１电极焊接垫（１１）进行连接的配线线路（２３，２４）、配置在与半导体基板（１０ａ）上的第１电极焊接垫（１１）邻接的位置上，且不与集成电路区块（１７，２３）连接，并通过第２引线端子（６２）及第２接合线（１２ａ），输入具有与第１时钟ＢＰＦＣＬＫ１相同的频率且具有极性进行反转的期间的第２时钟ＢＰＦＣＬＫ２的第２电极焊接垫（１２）。
【技术实现步骤摘要】
本专利技术是关于一种例如VICS(VEHICLE INFORMATION AND COMMUNICATIONSYSTEM道路交通信息通信系统)FM多重广播接收机等所使用的FM(frequency modulation调频)多重数据处理装置这样的信号处理装置，以及该装置中所搭载的半导体集成电路装置，特别是关于模拟滤波器LSI(larg scale integration大规模集成电路)这样的半导体集成电路装置的时钟杂讯的降低。
技术介绍
图6所示为将VICS-FM多重数据进行解码的习知的FM多重广播接收机的构成图。图6所示的FM多重数据处理装置31由模拟滤波器IC 34、VICS逻辑IC 35、微控制器(微型计算机)36构成；其中，模拟滤波器IC 34用于从利用FM天线2及FM调谐器3所接收的具有多重数据的FM基本频带信号(FM多重信号)中，抽出VICS的数字信号BPFO；VICS逻辑IC 35用于接收从模拟滤波器IC 34所输出的数字式信号BPFO并进行解码；微控制器36用于从VICS逻辑IC 35取出VICS的数据并进行处理。另外，在例如专利文献1(特开平11-234153号公报)中揭示了一种VICS-FM多重广播接收机。图7所示为图6的模拟滤波器IC 34的构成图。如图7所示，模拟滤波器IC 34包括半导体集成电路元件(IC芯片)40、复数个引线端子(对信号BPFCLK、AIN、SG、BPFO进行输入或输出。)、将这些引线端子和IC芯片40的电极焊接垫(pad)41，43，44，52进行连接的接合线端子(bondingwire)41a，43a，44a，52a。对模拟滤波器IC 34的电极焊接垫41，供给来自VICS逻辑IC 35的单层时钟(例如2MHz)。IC芯片40包括在半导体基板上所形成的各种集成电路区块(block)，例如低通滤波器(LPF)45、放大电路(Amp)46、由开关电容器(SC)滤波器所构成的带通滤波器(BPF)47、放大电路(Amp)48、延迟检波电路(1/T)49、低通滤波器(LPF)50、以及放大电路(Amp)51。低通滤波器43、放大电路46、带通滤波器47及放大电路48具有作为滤波器部的机能，用于从FM多重信号AIN中取出例如76kHz±4kHz的经过了LMSK(Level controlled Minimum ShiftKeying)调制的数字信号。延迟检波电路49、低通滤波器50及放大电路51发挥作为延迟检波部的作用，从上述经过了LMSK调制的数字信号中，将例如16kbit/s的数字信号BPFO进行还原。日本专利早期公开的特开平11-234153号公报(图1，段落0017-0019)日本专利早期公开的特开2001-125744号公报(段落0013)日本专利早期公开的特开2000-269793号公报(段落0030)但是，在输入从VICS逻辑IC 35所供给的单层时钟BPFCLK的模拟滤波器IC 34中，因IC芯片40的电极焊接垫41和各集成电路区块45、47、49、50之间的寄生电容(在图8中以符号Cp1、Cp2、Cp3、Cp4表示)所产生的杂讯，会对低通滤波器45、50和带通滤波器47的动作特性带来不良影响。存在特别是对具有临时产生浮动(floating)状态的电容器且相对容量值小的电容器的电路的特性，会带来大的影响的问题。另外，关于杂讯信号的影响的降低，在例如专利文献2(日本专利早期公开的特开2001-125744号公报)中有所揭示，关于杂散电容，在例如专利文献3(日本专利早期公开的特开2000-269793号公报)中有所揭示。
技术实现思路
因此，本专利技术是为了解决上述这种习知技术的课题而形成的，其目的是提供一种能够降低时钟杂讯的影响的半导体集成电路装置、信号处理装置及FM多重数据处理电路。本专利技术的半导体集成电路装置包括半导体基板、在前述半导体基板上所形成的集成电路区块、配置在前述半导体基板上且输入第1时钟的第1电极焊接垫、配置在前述半导体基板上且将前述集成电路区块和前述第1电极焊接垫进行连接的配线线路、配置在与前述半导体基板上的前述第1电极焊接垫邻接的位置上，且不与前述集成电路区块连接，并输入具有与前述第1时钟相同的频率且具有极性进行反转的期间的第2时钟的第2电极焊接垫。而且，本专利技术的信号处理装置包括与上述半导体集成电路装置具有相同构成的第1半导体集成电路装置、输出前述第1时钟及前述第2时钟的第2半导体集成电路装置、用于将前述第2半导体集成电路装置所输出的前述第1时钟，供给到前述第1半导体集成电路装置的前述第1引线端子的第1时钟用配线、用于将前述第2半导体集成电路装置所输出的前述第2时钟，供给到前述第1半导体集成电路装置的前述第2引线端子的第2时钟用配线。另外，本专利技术的FM多重数据处理装置包括与上述半导体集成电路装置具有相同构成的第1半导体集成电路装置、输出前述第1时钟及前述第2时钟的第2半导体集成电路装置、用于将前述第2半导体集成电路装置所输出的前述第1时钟，供给到前述第1半导体集成电路装置的前述第1引线端子的第1时钟用配线、用于将前述第2半导体集成电路装置所输出的前述第2时钟，供给到前述第1半导体集成电路装置的前述第2引线端子的第2时钟用配线；前述第1半导体集成电路装置包括用于从含有多重数据的FM基本频带信号中，抽出数字式数据的模拟滤波器电路；前述第2半导体集成电路装置包括对由前述模拟滤波器电路所抽出的数字式数据，进行解码处理的解码电路。如利用本专利技术的半导体集成电路、运算处理装置及FM多重数据处理装置，则因在第1电极焊接垫所输入的第1时钟，而在集成电路区块中产生的杂讯，和因具有与第1时钟相同的频率且具有极性进行反转的期间，并被输入到第2电极焊接垫的第2时钟，而在集成电路区块中产生的杂讯，彼此抵消，所以可得到降低从集成电路区块所输出的数字式信号的杂讯这样的效果。而且，如利用本专利技术的FM多重数据处理装置，可降低所输出的数字式信号的杂讯，所以能够得到可使FM信号的接收感度(接收范围)提高这样的效果。附图说明图1所示为关于本专利技术的实施形态的FM多重广播接收机的构成图。图2所示为图1的模拟滤波器IC的构成图。图3所示为图1的模拟滤波器IC的布局的一部分的概略图。图4所示为图2的模拟滤波器IC的寄生电容的说明图。图5为用于说明时钟杂讯的影响降低的波形图。图6所示为习知的FM多重广播接收机的构成图。图7所示为图6的模拟滤波器IC的构成图。图8为图7的模拟滤波器IC的寄生电容的说明图。1FM多重数据处理装置2FM天线3FM调谐器 4模拟滤波器IC5VICS逻辑IC6微控制器(微型计算机)7第1时钟用配线 8第2时钟用配线10IC芯片(半导体集成电路元件)10a半导体基板11输入第1时钟的第1电极焊接垫11a第1接合线 12输入第2时钟的第2电极焊接垫 12a第2接合线13、14、22电极焊接垫13a、14a、22a接合线端子 15低通滤波器(LPF)16放大电路(Amp) 17带通滤波器(BPF)18放大电路(Amp) 19延迟检波电路(1/T)20低通滤波器(LPF) 21放大电路(Amp)23、24配线线路 31FM多重数据处理装置34模拟滤波器本文档来自技高网...
【技术保护点】
一种半导体集成电路装置，其特征在于，其包括：半导体基板、在前述半导体基板上所形成的集成电路区块、配置在前述半导体基板上，且输入第１时钟的第１电极焊接垫、配置在前述半导体基板上，且将前述集成电路区块和前述第１电 极焊接垫进行连接的配线线路、以及配置在与前述半导体基板上的前述第１电极焊接垫邻接的位置上，且不与前述集成电路区块连接，并输入具有与前述第１时钟相同的频率且具有极性进行反转的期间的第２时钟的第２电极焊接垫。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：井上宏昭，
申请(专利权)人：沖电气工业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。