一种静电放电防护器件制造技术

本实用新型专利技术涉及一种利用多晶硅版图层次构造静电电流泄放通道的静电放电防护器件。目前多采用可控硅ＳＣＲ达成保护芯片抵御静电袭击的目的，但是结构比较复杂，加工难度较大，同时触发点电压值不能够灵活地调整。本实用新型专利技术的静电放电防护器件包括Ｐ型衬底，Ｐ型衬底上设置Ｐ阱，Ｐ阱上设置有ＳｉＯ↓［２］氧化层，ＳｉＯ↓［２］氧化层上设置有多晶硅层，多晶硅层的一边掺入Ｐ型杂质形成Ｐ＋多晶硅注入区，另一边掺入Ｎ型杂质形成Ｎ＋多晶硅注入区，中间为本征多晶硅区。本实用新型专利技术结构相对简单，并且触发点电压值可以通过改变本征多晶硅的长度来实现。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于集成电路
，特别涉及一种利用多晶硅版图层 次构造静电电流泄放通道的静电放电防护器件。技术背景静电放电是在一个集成电路浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。此外，在集成电路放电 时会产生数百甚至数千伏特的高压，这会打穿集成电路中的输入级的栅氧 化层。随着集成电路中的MOS管的尺寸越来越小，栅氧化层的厚度也越 来越薄，在这种趋势下，使用高性能的静电防护电路来泄放静电放电的电 荷以保护栅极氧化层不受损害是十分必需的。静电放电现象的模式主要有四种人体放电模式(HBM)、机械放电模 式(MM)、器件充电模式(CDM)以及电场感应模式(FIM)。对一般集成电路 产品来说， 一般要经过人体放电模式，机械放电模式以及器件充电模式的 测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用 具有高性能、高耐受力的静电放电保护器件。为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件 被提出，比如二极管，栅极接地的MOS管，其中公认效果比较好的防护 器件是可控硅SCR (silicon controlled rectif本文档来自技高网...

【技术保护点】
一种静电放电防护器件，包括Ｐ型衬底（３１），其特征在于Ｐ型衬底（３１）上设置Ｐ阱（３２），Ｐ阱（３２）上设置有ＳｉＯ↓［２］氧化层（３６），ＳｉＯ↓［２］氧化层（３６）上设置有多晶硅层，多晶硅层的一边掺入Ｐ型杂质形成Ｐ＋多晶硅注入区（３３），另一边掺入Ｎ型杂质形成Ｎ＋多晶硅注入区（３５），中间为本征多晶硅区（３４）。

【技术特征摘要】
1、一种静电放电防护器件，包括P型衬底(31)，其特征在于P型衬底(31)上设置P阱(32)，P阱(32)上设置有SiO2氧化层(36)，SiO2氧化层(...

【专利技术属性】
技术研发人员：韩雁，崔强，董树荣，霍明旭，杜宇禅，黄大海，曾才赋，洪慧，陈茗，杜晓阳，斯瑞珺，张吉皓，
申请(专利权)人：浙江大学，
类型：实用新型
国别省市：86[中国|杭州]