用于集成电路的多层互连及其制造方法技术

在制造多层互连结构中，在半导体衬底上的绝缘层上设置的互连线上设置绝缘膜，将其粘结在互连线上，使互连线间的所有空间都留作空闲空间。例如，绝缘膜为聚酰亚胺膜或氧化硅膜。空闲空间用于减小相邻互连线间电容量的目的。在绝缘膜中形成接触孔之后，用金属填充接触孔，在绝缘膜上设置上层互连线。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及尤其是用于半导体集成电路中的多层互连结构和制造该多层互连结构的方法。在近来的半导体集成电路中，多层互连结构被广泛应用。图5示出常规两层互连结构。在硅衬底50表面上形成绝缘层52，在绝缘层52上设置第一层互连线54。首先在绝缘层52上形成通常为铝层的金属层，用光刻胶进行光刻使金属层构成图形，然后进行腐蚀，形成互连线54。互连线54被埋在氧化硅膜56中，该氧化硅膜是在形成互连线54之后被沉积于绝缘层52上。因此，互连线54之间的空间填充着沉积的氧化硅56。氧化硅膜56用作层间绝缘膜。在氧化硅膜56中，在一些与上层互连线相连的互连线54之上形成接触孔58，用诸如钨之类的金属填充接触孔58，提供层间连接塞60。此后，使金属层构成图形在氧化硅膜56上而设置第二层互连线62。随着半导体器件越来越小型化和器件工作速度的提高，要求多层互连结构减小上下互连层之间的电容量和每一层中相邻互连线之间的电容量，采用低介电常数的绝缘体作层间绝缘膜材料和增加层间绝缘膜的厚度，可减小上下互连接之间的电容量，这是可实行的。若加大每层中相邻互连线之间的空间来减小互连线间的电容量，则与希望使线间空间变本文档来自技高网...

【技术保护点】
一种用于半导体集成电路的多层互连结构，包括：半导体衬底；在所述衬底表面上形成的绝缘层；设置在所述绝缘层上的多根第一金属互连线；设置在所述互连线上并粘结在其上的、以便将所述互连线之间的空间留作空闲空间的层间绝缘膜；设置在所 述层间绝缘膜上的多根第二金属互连线；和通过所述层间绝缘膜电连接部分所述第一互连线与部分所述第二互连线的装置。

【技术特征摘要】
JP 1995-10-17 268627/951.一种用于半导体集成电路的多层互连结构，包括半导体衬底；在所述衬底表面上形成的绝缘层；设置在所述绝缘层上的多根第一金属互连线；设置在所述互连线上并粘结在其上的、以便将所述互连线之间的空间留作空闲空间的层间绝缘膜；设置在所述层间绝缘膜上的多根第二金属互连线；和通过所述层间绝缘膜电连接部分所述第一互连线与部分所述第二互连线的装置。2.如权利要求1的互连结构，其特征在于所述层间绝缘膜是选自由聚酰亚胺和聚四氟乙烯构成的组中的有机材料膜。3.如权利要求1的互连结构，其特征在于所述层间绝缘膜是选自由氧化硅和氮化硅组成的组中的无机绝缘膜。4.如权利要求1的互连结构，其特征在于至少还包括一根支承金属线，它在两个所述第一互连线间的空间中的所述绝缘层上形成，具有与所述第一互连线高度相同的高度，从而防止所述层间绝缘膜下垂。5.一种制造用于半导体集成电路的多层互连结构的方法，包括下列步骤(a)在形成于半导体衬底上的绝缘层上设置多根第一金属互连线；(b...

【专利技术属性】
技术研发人员：伊藤信哉，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]