用易处理的硬掩模制作沟槽式电容器制造技术

一种用ＢＳＧ在半导体衬底上形成沟槽的改进方法，包括：（ａ）提供半导体衬底；（ｂ）在该衬底上施加硼硅（酸盐）玻璃（ＢＳＧ）的共形层；（ｃ）在ＢＳＧ层上形成已制作图形的光致抗蚀层，暴露光致抗蚀层下面的部分底层；（ｄ）穿透所述底层的暴露部分和光致抗蚀层与半导体衬底之间的所有其它各层进行各向异性蚀刻并进入半导体衬底，由此在半导体衬底上形成沟槽。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】
众所周知，沟槽式电容器是一种用在集成电路(IC)，尤其是IC存储器件上的电容器类型。尽管各种特定类型会有所差异，但一般地，沟槽式电容器的特征在于在半导体衬底(晶片)上形成通常垂直于衬底主平面的深槽。通常，沟槽越深越窄就越好，因为这样可减小电容器所占据的主表面面积。减小电容器所占的平面面积可以使形成集成电路的电容器和其它器件在芯片上排布得更加紧密。集成电路的排布紧密化可以改善电路设计并提高电路性能。形成沟槽式电容器和其它沟槽式器件一般都涉及选择蚀刻衬底由此在衬底上形成沟槽。控制沟槽附近的衬底组成和排布在沟槽的组成部件以形成所期望的电容器或其它沟槽式器件。例如，紧靠沟槽下面的衬底区域可以掺杂电荷载流子，可沿部分沟槽排布电介质材料，可用贮荷材料填充沟槽等。在许多情况下，最好先在衬底表面上形成一些层再在表面上形成所期望的沟槽。例如，在形成沟槽之前，可先向衬底表面施加一层或多层“衬垫(pad)”电介质(氧化物和/或氮化物)层。在沟槽外面通常需要这些电介质层作为最终电路结构的一部分或作为整个电路制造工艺的一部分。形成沟槽的一般方法已经公知。通常，在电介质层上用化学汽相淀积法淀积TEOS(原硅酸四乙本文档来自技高网...

【技术保护点】
一种在半导体衬底上形成沟槽的方法，该方法包括：（ａ）提供半导体材料衬底；（ｂ）在该衬底上施加硼硅（酸盐）玻璃（ＢＳＧ）的共形层；（ｃ）在ＢＳＧ层上形成已制作图形的光致抗蚀层，暴露光致抗蚀层下面的部分底层；（ｄ）穿透所述底层的暴露部分和所述光致抗蚀层与半导体衬底之间的所有其它各层进行各向异性蚀刻并进入半导体衬底，由此在半导体衬底上形成沟槽。

【技术特征摘要】
US 1998-1-27 0144331．一种在半导体衬底上形成沟槽的方法，该方法包括(a)提供半导体材料衬底；(b)在该衬底上施加硼硅(酸盐)玻璃(BSG)的共形层；(c)在BSG层上形成已制作图形的光致抗蚀层，暴露光致抗蚀层下面的部分底层；(d)穿透所述底层的暴露部分和所述光致抗蚀层与半导体衬底之间的所有其它各层进行各向异性蚀刻并进入半导体衬底，由此在半导体衬底上形成沟槽。2．如权利要求1所述的方法，其中在步骤(b)之前先在所述衬底上形成一层或多层共形的电介质层，并在步骤(b)中把所述BSG层施加到所述电介质层上。3．如权利要求1所述的方法，其中所述电介质层中的至少一层包含氮化物。4．如权利要求2所述的方法，其中在步骤(c)之前先在所述BSG层上施加共形的有机抗反射涂层，由此所述抗反射涂层位于所述BSG层和在步骤(c)中形成的制作了图形的光致抗蚀层之间。5．如权利要求4所述的方法，其中所述蚀刻步骤包括穿透所述抗反射涂层、所述BSG层和所述电介质层的腐蚀。6．如权利要求1所述的方法，其中用反应离子蚀刻法进行所述蚀刻。7．如权利要求1所述的方法，其中用化学汽相淀积法形成所述BSG层。8．如权利要求1所述的方法，其中步骤(b)中施加的BSG层厚度为约500～1000nm。9．如权利要求8所述的方法，其中步骤(b)中施加的BSG层厚度为约600～700nm。10．如权利要求2所述的方法...

【专利技术属性】
技术研发人员：马西斯伊尔格，理查德L克莱纳，滩原壮一，罗纳德W努内兹，克劳斯彭纳，克劳斯罗特纳，拉西卡斯里尼瓦桑，杉本茂树，
申请(专利权)人：国际商业机器公司，西门子公司，株式会社东芝，
类型：发明
国别省市：US[美国]