半导体集成电路制造技术

一种半导体集成电路，包括： Ｋ位的（Ｋ为大于等于２的整数）数据总线，用于输入数据； 选择电路，其在所述数据总线输入Ｎ位（Ｎ是小于等于Ｋ的整数）数据时，根据被设定的信号，选择通过所述数据总线的高位一侧的Ｎ条线或低位一侧的Ｎ条线中的一方输入的数据；以及 ＲＡＭ（随机存取存储器），其存储由所述选择电路选择的数据。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术总体上涉及一种具有内置RAM的半导体集成电路，尤其涉及一种将输入的数据写入RAM，再根据从RAM读出的数据驱动LCD的半导体集成电路(LCD驱动器)。
技术介绍
在现有技术的LCD驱动器中，当输入数据的位数比从MPU输入RAM存储的数据而使用的数据总线位数少时，将数据分配给数据总线的高位线。图4表示在现有技术的LCD驱动器中的数据总线与数据的关系。这里围绕数据总线的位数是8位，数据的位数是5位时的情况进行说明。如图4所示，在现有的LCD驱动器中，由数据总线所包含的8位线D7～D0中的高位5位线D7～D3提供5位数据R4～R0，另外，低位3位线D2～D0中的数据，因为没有存储进RAM中，所以，表示为空数据“*”。但是，根据用户的技术要求，需要把分配到数据总线低位线一侧的数据提供给RAM，另外，因为数据的位数也不一样，所以，每次均需要变更LCD驱动器的配置。
技术实现思路
鉴于上述问题，本专利技术的目的是提供一种能够对输入数据的数据总线进行线选择的半导体集成电路，所述半导体集成电路在输入RAM存储的数据而使用的数据总线位数和所输入的数据位数不一致时，能够进行数据总线的线选择。为解决以上课题，本专利技术所涉及的半导体集成电路具有以下三个部分，即K位(K为大于等于2的整数)的数据总线，用于输入数据；选择电路，其在由总线输入N位(N为小于等于K的整数)数据时，根据所设定的信号，选择通过总线的高位一侧的N条线或低位一侧的N条线中的一方输入的数据；RAM(随机存取存储器)，存储由选择电路所选择的数据。此处的选择电路可以包括第一选择电路和第二选择电路，该第一选择电路是指根据对应所输入数据的位数N设定的信号，从所输入的N位的数据中选择多位；该第二选择电路，是指根据对应总线的高位线和低位线中的所需要的一方而设定的信号，选择由第一选择电路输出的多位中的N个，以提供给RAM。或者，选择电路还可以包括第一选择电路，其根据对应于总线的高位一侧的线和低位一侧的线当中所需要的一方而设定的信号，选择通过总线的高位一侧的多条线和低位一侧的多条线中的任何一方输入的数据；第二选择电路，其根据对应于输入数据的位数N而设定的信号，从第一选择电路输出的数据中，选择N位以提供给RAM。根据以上构成的本专利技术，在内置有RAM的半导体集成电路中，当输入存储在RAM中的数据所使用的总线的位数和输入数据的位数相异时，可以进行输入数据的总线的线选择。附图说明图1是本专利技术的第一实施方式涉及的半导体集成电路构成示意图。图2表示数据总线D0～D7中的数据。图3是本专利技术的第二实施方式涉及的半导体集成电路构成示意图。图4是现有技术的LCD驱动器中的数据总线和数据的关系示意图。具体实施例方式以下，参照附图，围绕本专利技术的实施方式进行说明。这里，同一组成元件附加相同的符号，并省略说明。图1给出了本专利技术第一实施方式的半导体集成电路构成图，如图1所示，该半导体集成电路由以下部分构成；即，8位数据总线D0～D7，用于从MPU输入数据；选择器SEL(0)～SEL(6)，从被数据总线D0～D7输入的任意位数的数据中分别选择两位；选择器SEL(7)～SEL(13)，其分别从选择器SEL(0)～SEL(6)所选择的两位数中选择1位；RAM 1，用于存储通过8位数据总线L0～L7从选择器SEL(7)～SEL(13)供给的数据；这里，根据被输入数据的位数，将位数设定信号P0～P2设定成高电平或低电平，如果位数设定信号的P0～P2的值用‘1’或‘0’表示，那么，通常当输入N位数据时，将位数设定信号P0～P2设定成N＝(P2·22+P1·2+P0)。例如，要想输入1位的输入数据R0时，设定为(P2，P1，P0)＝(0，0，1)；要想输入2位的输入数据R1和R0时，设定为(P2，P1，P0)＝(0，1，0)；要想输入7位的输入数据R6～R0时，设定为(P2，P1，P0)＝(1，1，1)；以及，输入8位的输入数据R7～R0时，设定为(P2，P1，P0)＝(0，0，0)。选择器SEL(0)～SEL(6)分别从输出端B输出由输入端X0输入的数据，基于位数设定信号P0～P2，从输入端X0～X7输入的数据内，选择输入端XN输入的数据，并从输出端A输出，这里，N＝(P2·22+P1·2+P0)。选择器SEL(7)～SEL(13)，分别根据模式信号M，进行选择，即，当M＝0时，选择从输入端A输入的数据，当M＝1时，选择从输入端B输入的数据，并从输出端O输出；当从MPU输入数据时，模式信号M，表示分配给数据总线的高位一侧，还是分配给低位一侧；M＝0时，表示通过数据总线D0～D7的高位一侧输入数据；M＝1时，表示通过数据总线D0～D7的低位一侧输入数据。RAM 1存储选择器SEL(7)～SEL(13)的输出数据，但是，RAM 1存储选择器SEL(7)～SEL(13)内的上侧N个(N＝(P2·22+P1·2+P0))选择器输出的数据，不存储其他选择器输出的数据。下面，参照图2，对本实施方式的半导体集成电路的工作原理进行说明。图2表示数据总线D0～D7中的数据的示意图。这里，符号“*”代表空数据。当输入数据被分配到数据总线的低位一侧(M＝1)时，选择器SEL(0)从输出端B输出由输入端X0输入的数据R0，另外，当输入数据被分配到数据总线的高位位一侧(M＝0)时，选择器SEL(0)输出如下当(P2，P1，P0)＝(0，0，0)时，从输出端A输出由输入端X0输入的数据R0；当(P2，P1，P0)＝(0，0，1)时，从输出端A输出由输入端X1输入的数据R0；当(P2，P1，P0)＝(0，1，0)时，从输出端A输出由输入端X2输入的数据R0；当(P2，P1，P0)＝(0，1，1)时，从输出端A输出由输入端X3输入的数据R0；当(P2，P1，P0)＝(1，0，0)时，从输出端A输出由输入端X4输入的数据R0；当(P2，P1，P0)＝(1，0，1)时，从输出端A输出由输入端X5输入的数据R0；当(P2，P1，P0)＝(1，1，0)时，从输出端A输出由输入端X6输入的数据R0；(P2，P1，P0)＝(1，1，1)时，从输出端A输出由输入端X7输入的数据R0。另一方面，选择器SEL(7)在M＝0时，选择从选择器SEL(0)的输出端A输出的数据；M＝1时，选择从选择器SEL(0)的输出端B输出的数据，输出到数据线L0。当输入数据被分配到数据总线的低位一侧(M＝1)时，选择器SEL(1)从输出端B输出由输入端X0输入的数据R1，另外，在输入数据被分配到数据总线的高位一侧，(M＝0)时，选择器SEL(1)输出如下当(P2，P1，P0)＝(0，0，0)时，从输出端A输出由输入端X1输入的数据R1；当(P2，P1，P0)＝(0，1，0)时，从输出端A输出由输入端X2输入的数据R1；(P2，P1，P0)＝(0，1，1)时，从输出端A输出由输入端X3输入的数据R1；(P2，P1，P0)＝(1，0，0)时，从输出端A输出由输入端X4输入的数据R1；(P2，P1，P0)＝(1，0，1)时，从输出端A输出由输入端X5输入的数据R1；(P2，P1，P0)＝(1，1，0)时，从输出端A输出由输入端X6输入的数据R1；(P2，P1，P0)＝(1，1，1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体集成电路，包括K位的(K为大于等于2的整数)数据总线，用于输入数据；选择电路，其在所述数据总线输入N位(N是小于等于K的整数)数据时，根据被设定的信号，选择通过所述数据总线的高位一侧的N条线或低位一侧的N条线中的一方输入的数据；以及RAM(随机存取存储器)，其存储由所述选择电路选择的数据。2.根据权利要求1所述的半导体集成电路，其中所述选择电路包括第一选择电路，其根据对应于被输入的数据位数N而设定的信号，从被输入的N位数据中选择多位；第二选择电路...

【专利技术属性】
技术研发人员：米山刚，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：