精细图案形成方法和抗蚀剂表层处理剂技术

本发明专利技术提供稳定形成长宽比高的抗蚀剂图案的抗蚀剂图案形成方法和用于形成该抗蚀剂图案的材料。在硅片Ｗ上形成抗蚀剂膜１。接着，通过曝光掩模Ｍ进行曝光后，进行曝光后烘烤。在曝光后烘烤后的硅片Ｗ上，形成抗蚀剂表层处理剂膜２，进行混合烘烤。由混合烘烤形成抗蚀剂强化部Ｒ。然后，除去未反应部２ａ，干燥硅片Ｗ。对该硅片Ｗ进行等离子体干显像，形成所希望的抗蚀剂图案。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在半导体器件的制造工序中，在基板上形成精细图案的方法和用于形成该精细图案的材料。
技术介绍
作为专利技术背景的现有技术文献有以下文献。专利文献1特开平11-72922号公报；专利文献2特开平2-134639号公报；专利文献3特开平8-240913号公报；专利文献4特开昭61-170738号公报；专利文献5特开2001-52994号公报。随着半导体器件的高集成化，在制造过程中，进行在半导体基板上形成的图案的精细化。一般这种半导体基板上的精细图案采用照相平版印刷技术形成。在此，参照图7的工序流程断面图来概述以往的照相平版印刷技术中的抗蚀剂图案形成方法的一个例子。首先，在硅片W上形成抗蚀剂膜101，并进行预烘烤(图7(a))。通过曝光掩模M，对形成了抗蚀剂膜101的硅片W照射来自曝光光源的光L，进行曝光(图7(b))。曝光后的硅片W在进行了曝光后烘烤后(图7(c))，通过湿显像除去感光部101b，并进行干燥(图7(d))。另外，有时也用抗蚀剂或显像液，通过湿显像除去非感光部101a。把如此得到的抗蚀剂图案作为掩模，选择性蚀刻基底的薄膜，形成半导体基板上的精细图案。因而，提本文档来自技高网...

【技术保护点】
一种在基板上形成精细图案的方法，其特征在于，具备：第１成膜工序，该工序在前述基板上形成具有感光性的抗蚀剂膜，第２成膜工序，该工序在前述抗蚀剂膜上形成具有耐干蚀刻性的抗蚀剂表层处理剂膜，曝光工序，该工序选择性地对前述抗 蚀剂膜曝光，由此在前述抗蚀剂膜上得到感光部和非感光部，选择性赋予工序，该工序赋予前述感光部和前述非感光部中的一方与前述抗蚀剂表层处理剂膜的选择反应性，掩模层形成工序，该工序选择性地使前述抗蚀剂膜和前述抗蚀剂表层处理剂膜反应， 形成具有耐干蚀刻性的掩模层，除去工序，该工序除去前述抗蚀剂表层处理剂膜的未反应部...

【技术特征摘要】
JP 2002-9-11 265429/021.一种在基板上形成精细图案的方法，其特征在于，具备第1成膜工序，该工序在前述基板上形成具有感光性的抗蚀剂膜，第2成膜工序，该工序在前述抗蚀剂膜上形成具有耐干蚀刻性的抗蚀剂表层处理剂膜，曝光工序，该工序选择性地对前述抗蚀剂膜曝光，由此在前述抗蚀剂膜上得到感光部和非感光部，选择性赋予工序，该工序赋予前述感光部和前述非感光部中的一方与前述抗蚀剂表层处理剂膜的选择反应性，掩模层形成工序，该工序选择性地使前述抗蚀剂膜和前述抗蚀剂表层处理剂膜反应，形成具有耐干蚀刻性的掩模层，除去工序，该工序除去前述抗蚀剂表层处理剂膜的未反应部分，以及干显像工序，该工序在前述掩模层进行掩蔽的同时进行干显像。2.权利要求1的方法，其特征在于，前述第2成膜工序比前述曝光工序先进行。3.权利要求1的方法，其特征在于，前述第2成膜工序比前述曝光工序后进行。4.一种在基板上形成精细图案的方法，其特征在于，具备在前述基板上形成树脂膜的工序，第1成膜工序，该工序在前述树脂膜上形成具有感光性的抗蚀剂膜，曝光工序，该工序选择性地对前述抗蚀剂膜进行曝光，由此在前述抗蚀剂膜上得到感光部和非感光部，选择性赋予工序，该工序赋予前述感光部和前述非感光部中的一方的界面，与具有耐干蚀刻性的抗蚀剂表层处理剂膜的选择反应性，第1除去工序，该工序除去前述感光部和前述非感光部中的另一方，第2成膜工序，该工序在前述感光部和前述非感光部中的前述一方和前述树脂膜的露出面上，形成前述抗蚀剂表层处理剂膜，掩模层形成工序，该工序选择性地使前述感光部和前述非感光部中的前述一方与前述抗蚀剂表层处理剂膜反应，形成具有耐干蚀刻性的掩模层，第2除去工序，该工序除去前述抗蚀剂表层处理剂膜的未反应部分，以及...

【专利技术属性】
技术研发人员：石桥健夫，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]