【技术实现步骤摘要】
本专利技术涉及半导体装置，具体涉及减少了占有面积的CMOS晶体管的结构。
技术介绍
半导体装置中，采用CMOS(Complementary Metal OxideSemiconductor互补金属氧化物半导体)晶体管的结构时，需要在构成CMOS晶体管的n沟道MOS晶体管与p沟道MOS晶体管的外侧的N+活性区和P+活性区之间加以连接。为了避免与栅电极电气接触，连接N+活性区和P+活性区的布线必须在空间上与栅电极分离。再有，作为采用CMOS晶体管结构的半导体装置，例如有CMOS倒相器。专利文献1(特开2000-323590号公报(第9-12页，第1-8图))公开了一种埋入的自对准接触体的布线层和栅电极之间的短路得以防止的半导体装置，一种非易失半导体存储装置。采用CMOS晶体管结构的半导体装置，从等效电路方面看并无变化，不比传统技术先进。可是，在层叠结构上，它在使占有面积减少方面取得了进展。但是，由于要避免与栅电极的电气接触，因此需要在平面上看不与栅电极重叠地配置连接N+活性区和P+活性区的布线。另外，需要考虑在形成连接N+活性区和P+活性区的布线时，产生的制造偏差...
【技术保护点】
【技术特征摘要】
1.一种含有CMOS晶体管的半导体装置，其特征在于设有平行配置的多个栅电极，在所述栅电极的纵向上邻接的所述CMOS晶体管的n沟道MOS部分与p沟道MOS部分，以及连接所述n沟道MOS部分与所述p沟道MOS部分的布线；所述布线的宽度大于相邻的所述栅电极的间隔；所述布线的一部分隔着绝缘膜配置在所述栅电极的一部分的正上方。2.如权利要求1所述的半导体装置，其特征在于所述绝缘膜形成于所述栅电极的上部与侧面；所述布线埋入在第一开口部内而形成，该开口部通过蚀刻在所述绝缘膜上层叠的与所述绝缘膜不同的材料的层间绝缘膜而形成。3.如权利要求2所述的半导体装置，其特征在于所述布线通过埋入在所述绝缘膜内形成的第二开口部内，与所述栅电极电气连接。4.如权利要求3所述的半导体装置，其特征在于由所述由第一开口部与所述第二开口部构成的开口部，在所述层间绝缘...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。